電子技術(shù)基礎 數字電子（第2版）/21世紀高等學(xué)校規劃教材·電子信息簡(jiǎn)介，目錄書(shū)摘

本教材主要介紹數字電子技術(shù)的基本理論和基礎知識，包括數制、邏輯代數、邏輯電路、脈沖電路及可編程邏輯器件等知識。全書(shū)共分8章。第一章邏輯代數基礎，主要介紹數制、邏輯代數的基本定理和化簡(jiǎn)方法，約50千字。第二章邏輯門(mén)電路，主要介紹二極管和三極管的開(kāi)關(guān)作用及各種與非邏輯門(mén)電路，約15千字。第三章組合邏輯電路，主要介紹組合邏輯電路的分析和設計以及常用組合邏輯器件，約75千字。第四章觸發(fā)器，主要介紹RS觸發(fā)器、JK觸發(fā)器、D觸發(fā)器的電路結構及邏輯功能，約50千字。第五章時(shí)序邏輯電路，主要介紹時(shí)序邏輯電路的分析和設計以及常用時(shí)序邏輯器件，約80千字。第六章脈沖波形的產(chǎn)生與整形，主要介紹施密特觸發(fā)器、單穩態(tài)觸發(fā)器、多諧振蕩器、555定時(shí)器的電路結構及其應用，約60千字。第七章A/D和D/A轉換，主要介紹A/D、D/A轉換器的結構及應用，約50千字。第八章可編程邏輯器件，主要介紹可編程邏輯器件基礎，約60千字。再版教材和原版權相比，增加了應用型案例，刪除了原教材中的故障診斷內容。

本書(shū)是21世紀高等學(xué)校電子信息類(lèi)規劃教材。為適應應用型人才培養的需要，以及新的課程體系和教學(xué)改革的需要，本書(shū)力求知識性、趣味性、實(shí)用性相結合。通過(guò)本書(shū)的學(xué)習，學(xué)生能在規定學(xué)時(shí)內掌握具有實(shí)用價(jià)值的數字電子技術(shù)基礎知識和技能。
　　全書(shū)共8章，主要內容包括邏輯代數基礎、邏輯門(mén)電路、組合邏輯電路、觸發(fā)器、時(shí)序邏輯電路、脈沖波形的產(chǎn)生與整形、數/模和模/數轉換以及可編程邏輯器件。為適應應用型人才培養的需要，書(shū)中穿插了典型例題和習題，并提供了多媒體教學(xué)課件。
　　本書(shū)可作為應用型本科計算機科學(xué)與技術(shù)、通信、電子信息、自動(dòng)化等相關(guān)專(zhuān)業(yè)的本科生教材，也可作為成人教育及自學(xué)考試教材以及電子工程技術(shù)人員的參考用書(shū)。
　　
　　

第1章邏輯代數基礎

1.1概述

1.1.1模擬信號與數字信號

1.1.2數字波形

1.1.3模擬系統與數字系統

1.2數制

1.2.1十進(jìn)制系統

1.2.2二進(jìn)制系統

1.2.3八進(jìn)制與十六進(jìn)制系統

1.2.4不同數制間相互轉換

1.2.5二進(jìn)制代碼

1.3邏輯運算

1.3.1“與”邏輯運算

1.3.2“或”邏輯運算

1.3.3“非”邏輯運算

1.3.4其他常用邏輯運算

1.3.5邏輯函數的表示方法

1.4邏輯代數

1.4.1邏輯代數基本定律

1.4.2邏輯代數的基本規則

1.4.3邏輯函數表達式及變換

1.5邏輯函數的公式化簡(jiǎn)法

1.5.1公式化簡(jiǎn)法中的常用公式

1.5.2公式化簡(jiǎn)法中的常用方法

1.6邏輯函數的卡諾圖化簡(jiǎn)法

1.6.1最小項的定義及性質(zhì)

1.6.2邏輯函數的最小項表達式

1.6.3邏輯函數的卡諾圖表示

1.6.4邏輯函數的卡諾圖化簡(jiǎn)法

1.7本章小結

習題1

第2章集成邏輯門(mén)電路

2.1晶體管的開(kāi)關(guān)特性

2.1.1二極管的開(kāi)關(guān)特性

2.1.2三極管的開(kāi)關(guān)特性

2.2最基本的門(mén)電路

2.2.1與門(mén)電路

2.2.2或門(mén)電路

2.2.3非門(mén)電路

2.3集成TTL門(mén)電路

2.3.1典型的集成與非門(mén)電路

2.3.2集成與非門(mén)的主要參數

2.3.3集電極開(kāi)路與非門(mén)

2.3.4三態(tài)輸出與非門(mén)

2.4CMOS集成門(mén)電路

2.4.1CMOS非門(mén)電路

2.4.2CMOS與非門(mén)

2.4.3CMOS或非門(mén)

2.4.4CMOS輸入保護電路

2.5邏輯門(mén)電路使用注意事項及應用舉例

2.5.1TTL門(mén)電路的使用

2.5.2CMOS門(mén)電路的使用

2.5.3TTL電路與CMOS電路的連接

2.5.4邏輯門(mén)電路應用舉例

2.6本章小結

習題2

第3章組合邏輯電路

3.1組合電路的分析和設計

3.1.1組合電路的分析

3.1.2組合電路的設計

3.2編碼器

3.2.1編碼器的功能和分類(lèi)

3.2.2集成電路編碼器

3.3譯碼器/數據分配器

3.3.1譯碼器的結構

3.3.2集成電路譯碼器

3.3.3數據分配器

3.4數據選擇器

3.4.1數據選擇器的結構

3.4.2集成電路數據選擇器

3.5數值比較器

3.5.1數值比較器的結構

3.5.2集成數值比較器

3.6加法器

3.6.1半加器與全加器

3.6.2集成加法器

3.7組合邏輯電路中的競爭冒險現象

3.7.1競爭冒險現象的成因

3.7.2消除競爭冒險的措施

3.8本章小結

習題3

第4章觸發(fā)器

4.1RS觸發(fā)器

4.1.1基本RS觸發(fā)器

4.1.2同步RS觸發(fā)器

4.1.3集成RS觸發(fā)器及其應用

4.2邊沿觸發(fā)器

4.2.1邊沿D觸發(fā)器

4.2.2邊沿JK觸發(fā)器

4.2.3其他類(lèi)型的觸發(fā)器(T觸發(fā)器和T′觸發(fā)器)

4.2.4應用舉例

4.3不同類(lèi)型觸發(fā)器間的轉換

4.3.1JK觸發(fā)器轉換成D觸發(fā)器

4.3.2D觸發(fā)器轉換成T、T′觸發(fā)器

4.4本章小結

習題4

第5章時(shí)序邏輯電路

5.1概述

5.1.1時(shí)序邏輯電路的結構和特點(diǎn)

5.1.2時(shí)序邏輯電路的分類(lèi)

5.1.3時(shí)序邏輯電路的表示方法

5.2時(shí)序邏輯電路的分析

5.2.1分析時(shí)序邏輯電路的一般步驟

5.2.2同步時(shí)序邏輯電路分析舉例

5.2.3異步時(shí)序邏輯電路分析舉例

5.3時(shí)序邏輯電路的設計

5.3.1同步時(shí)序邏輯電路設計的一般步驟

5.3.2同步時(shí)序邏輯電路設計舉例

5.4計數器

5.4.1二進(jìn)制加法計數器

5.4.2十進(jìn)制計數器

5.4.3集成計數器

5.4.4計數器應用舉例

5.5寄存器

5.5.1數碼寄存器

5.5.2移位寄存器

5.5.3集成移位寄存器

5.6本章小結

習題5

第6章脈沖波形的產(chǎn)生和整形

6.1多諧振蕩器

6.1.1門(mén)電路組成的多諧振蕩器

6.1.2石英晶體振蕩器

6.1.3多諧振蕩器的應用

6.2單穩態(tài)觸發(fā)器

6.2.1門(mén)電路組成的微分型單穩態(tài)觸發(fā)器

6.2.2集成單穩態(tài)觸發(fā)器

6.2.3單穩態(tài)觸發(fā)器的應用

6.3施密特觸發(fā)器及其應用

6.3.1門(mén)電路組成的施密特觸發(fā)器

6.3.2集成施密特觸發(fā)器

6.3.3施密特觸發(fā)器的應用

6.4555定時(shí)器及應用

6.4.1555定時(shí)器

6.4.2555定時(shí)器的應用

6.5本章小結

習題6

第7章數/模轉換和模/數轉換

7.1D/A轉換器

7.1.1權電阻網(wǎng)絡(luò )D/A轉換器

7.1.2倒T形電阻網(wǎng)絡(luò )D/A轉換器

7.1.3權電流型D/A轉換器

7.1.4D/A轉換器的輸出方式

7.1.5D/A轉換器的主要技術(shù)指標

7.1.6集成D/A轉換器及其應用

7.2A/D轉換器

7.2.1A/D轉換器的工作過(guò)程

7.2.2并行比較型A/D轉換器

7.2.3逐次比較型A/D轉換器

7.2.4雙積分型A/D轉換器

7.2.5A/D轉換器的主要技術(shù)指標

7.2.6集成A/D轉換器及應用

7.3本章小結

習題7

第8章可編程邏輯器件

8.1PLD概述

8.1.1PLD發(fā)展

8.1.2PLD的編程技術(shù)

8.1.3可編程邏輯器件的表示方法

8.2早期可編程只讀存儲器

8.2.1PROM結構及工作原理

8.2.2用PROM實(shí)現組合邏輯電路

8.3較復雜可編程芯片

8.3.1PAL的基本結構

8.3.2PAL器件的輸出結構

8.4復雜可編程邏輯器件

8.4.1CPLD器件

8.4.2FPGA器件

8.4.3CPLD和FPGA的選用

8.5PLD編程

8.5.1在系統可編程技術(shù)

8.5.2PLD開(kāi)發(fā)軟件

8.6Verilog HDL編程基礎

8.6.1Verilog HDL的概述

8.6.2Verilog HDL的設計流程

8.6.3Verilog HDL模塊簡(jiǎn)介

8.6.4Verilog HDL實(shí)例

8.7應用系統設計實(shí)例

8.8本章小結

習題8

附錄A常用術(shù)語(yǔ)的漢英對照

參考文獻