嵌入式計算系統設計原理（原書(shū)第4版）簡(jiǎn)介，目錄書(shū)摘

編輯推薦:

內容簡(jiǎn)介:本書(shū)從組件技術(shù)的視角出發(fā)，介紹了嵌入式系統設計技術(shù)和技巧，并將安全性貫穿全書(shū)。全書(shū)每一章涵蓋一個(gè)專(zhuān)題，包括與嵌人式系統設計相關(guān)的若干主要內容：指令系統、CPU、計算平臺、程序設計與分析、進(jìn)程和操作系統、系統設計技術(shù)、物聯(lián)網(wǎng)、汽車(chē)與航天系統以及嵌入式多處理器等。本書(shū)適合作為計算機、電子信息、通信工程、自動(dòng)化、機電一體化、儀器儀表及相關(guān)專(zhuān)業(yè)高年級本科生和研究生的教材，也適合相關(guān)的工程技術(shù)人員參考。

作者簡(jiǎn)介:---作者簡(jiǎn)介---
瑪里琳·沃爾夫（Marilyn Wolf）　佐治亞理工學(xué)院教授，佐治亞研究聯(lián)合會(huì )學(xué)者，IEEE會(huì )士，ACM會(huì )士。1984~1989年任職于貝爾實(shí)驗室，1989~2007年執教于普林斯頓大學(xué)。她于2003年獲得ASEE Frederick E. Terman獎，于2006年獲得IEEE電路與系統教育獎。

---譯者簡(jiǎn)介---
林水生 電子科技大學(xué)通信與信息工程學(xué)院教授，物聯(lián)網(wǎng)工程系主任，全國物聯(lián)網(wǎng)工程及相關(guān)專(zhuān)業(yè)教學(xué)指導小組成員。目前主要從事無(wú)線(xiàn)通信系統、無(wú)線(xiàn)傳感器網(wǎng)絡(luò )、通信集成電路設計等方面的研究工作。

目錄:目　錄

出版者的話(huà)
譯者序
第1版序言
第4版前言
第3版前言
第2版前言
第1版前言
第1章　嵌入式計算1
1.1　引言1
1.2　復雜系統與微處理器1
1.2.1　嵌入式計算機2
1.2.2　嵌入式計算應用的特點(diǎn)3
1.2.3　為什么使用微處理器4
1.2.4　信息物理系統6
1.2.5　防危性和安全性6
1.2.6　嵌入式計算系統設計所面臨的挑戰8
1.2.7　嵌入式計算系統的性能9
1.3　嵌入式系統設計過(guò)程9
1.3.1　需求10
1.3.2　規格說(shuō)明14
1.3.3　體系結構設計14
1.3.4　設計硬件與軟件組件16
1.3.5　系統集成16
1.3.6　系統設計的形式化方法16
1.3.7　結構描述17
1.3.8　行為描述20
1.4　設計示例：模型火車(chē)控制器22
1.4.1　需求23
1.4.2　DCC24
1.4.3　概念性規格說(shuō)明25
1.4.4　詳細規格說(shuō)明27
1.4.5　經(jīng)驗總結32
1.5　本書(shū)導讀32
1.5.1　第2章：指令集33
1.5.2　第3章：CPU33
1.5.3　第4章：計算平臺33
1.5.4　第5章：程序設計與分析34
1.5.5　第6章：進(jìn)程和操作系統34
1.5.6　第7章：系統設計技術(shù)35
1.5.7　第8章：物聯(lián)網(wǎng)系統35
1.5.8　第9章：汽車(chē)和航天系統35
1.5.9　第10章：嵌入式多處理器36
1.6　總結36
我們學(xué)到了什么36
擴展閱讀36
問(wèn)題37
上機練習38
第2章　指令集39
2.1　引言39
2.2　預備知識39
2.2.1　計算機體系結構分類(lèi)39
2.2.2　匯編語(yǔ)言41
2.2.3　VLIW處理器42
2.3　ARM處理器43
2.3.1　處理器和存儲體系44
2.3.2　數據運算44
2.3.3　控制流程49
2.3.4　ARM的高級特性54
2.4　PICmicro系列中端微處理器55
2.4.1　處理器和存儲體系55
2.4.2　數據操作55
2.4.3　控制流程57
2.5　TI C55x DSP58
2.5.1　處理器和存儲體系58
2.5.2　尋址模式61
2.5.3　數據操作62
2.5.4　控制流程63
2.5.5　C語(yǔ)言編程指南64
2.6　TI C64x65
2.7　總結68
我們學(xué)到了什么68
擴展閱讀68
問(wèn)題68
上機練習69
第3章　CPU70
3.1　引言70
3.2　輸入/輸出編程70
3.2.1　輸入/輸出設備70
3.2.2　輸入/輸出原語(yǔ)72
3.2.3　忙等待I/O73
3.2.4　中斷74
3.3　特權模式、異常和陷阱85
3.3.1　特權模式85
3.3.2　異常85
3.3.3　陷阱86
3.4　協(xié)處理器86
3.5　存儲系統機制86
3.5.1　高速緩存87
3.5.2　存儲管理單元和地址轉換91
3.6　CPU性能94
3.6.1　流水線(xiàn)技術(shù)94
3.6.2　高速緩存的性能98
3.7　CPU的功耗99
3.7.1　CMOS功耗99
3.7.2　電源管理模式99
3.7.3　程序級電源管理101
3.8　防危性和安全性102
3.9　設計示例：數據壓縮器103
3.9.1　需求和算法103
3.9.2　規格說(shuō)明105
3.9.3　程序設計106
3.9.4　測試111
3.10　總結112
我們學(xué)到了什么112
擴展閱讀112
問(wèn)題112
上機練習115
第4章　計算平臺116
4.1　引言116
4.2　基本的計算平臺116
4.2.1　平臺硬件組件116
4.2.2　平臺軟件組件118
4.3　CPU總線(xiàn)119
4.3.1　總線(xiàn)結構和協(xié)議119
4.3.2　直接內存訪(fǎng)問(wèn)124
4.3.3　系統總線(xiàn)配置125
4.4　存儲設備和系統127
4.5　基于計算平臺的系統設計129
4.5.1　示例平臺129
4.5.2　選擇平臺129
4.5.3　知識產(chǎn)權131
4.5.4　開(kāi)發(fā)環(huán)境132
4.5.5　看門(mén)狗定時(shí)器132
4.5.6　調試技術(shù)133
4.5.7　調試中的困難和挑戰135
4.6　消費類(lèi)電子設備的體系結構136
4.6.1　消費類(lèi)電子設備的用例和需求136
4.6.2　文件系統137
4.7　平臺級性能分析138
4.8　平臺級電源管理141
4.9　設計示例：鬧鐘142
4.9.1　需求142
4.9.2　規格說(shuō)明143
4.9.3　系統體系結構146
4.9.4　組件設計和測試147
4.9.5　系統集成和測試147
4.10　設計示例：音頻播放器147
4.10.1　工作原理和需求147
4.10.2　規格說(shuō)明149
4.10.3　系統體系結構150
4.10.4　組件設計和測試151
4.10.5　系統集成和調試151
4.11　總結151
我們學(xué)到了什么151
擴展閱讀151
問(wèn)題152
上機練習154
第5章　程序設計與分析155
5.1　引言155
5.2　嵌入式程序的組件155
5.2.1　狀態(tài)機155
5.2.2　循環(huán)緩沖區和面向流的程序設計157
5.2.3　隊列與生產(chǎn)者/消費者系統161
5.3　程序模型163
5.3.1　數據流圖163
5.3.2　控制/數據流圖164
5.4　匯編、鏈接和加載166
5.4.1　匯編器167
5.4.2　鏈接170
5.4.3　目標代碼設計171
5.5　編譯技術(shù)172
5.5.1　編譯過(guò)程172
5.5.2　基本編譯方法173
5.5.3　編譯器優(yōu)化方法179
5.6　程序級性能分析185
5.6.1　程序性能分析186
5.6.2　測量驅動(dòng)的性能分析190
5.7　軟件性能優(yōu)化193
5.7.1　循環(huán)的基本優(yōu)化193
5.7.2　針對高速緩存的優(yōu)化194
5.7.3　性能優(yōu)化策略196
5.8　程序級的能量和功率分析及優(yōu)化197
5.9　程序長(cháng)度的分析和優(yōu)化199
5.10　程序驗證和測試200
5.10.1　白盒測試201
5.10.2　黑盒測試205
5.10.3　功能性測試206
5.11　防危性與安全性207
5.12　設計示例：軟件調制解調器207
5.12.1　工作原理和需求207
5.12.2　規格說(shuō)明209
5.12.3　系統體系結構209
5.12.4　組件設計和測試210
5.12.5　系統集成和測試210
5.13　設計示例：數碼相機210
5.13.1　工作原理和需求210
5.13.2　規格說(shuō)明214
5.13.3