數字邏輯（第3版）簡(jiǎn)介，目錄書(shū)摘

內容簡(jiǎn)介:　　《數字邏輯（第3版）》是普通高等教育“十一五”國家級規劃教材?！稊底诌壿嫞ǖ?版）》共8章。第一章、第二章作為數字邏輯的理論基礎，討論數制、編碼和邏輯代數基礎。第三章至第六章在小規模集成電路分析和設計的基礎上，討論組合邏輯和時(shí)序邏輯技術(shù)中的基本概念、基本方法以及工程實(shí)踐中的文檔和工程設計的問(wèn)題，并以較大篇幅介紹一些常用的、具有代表性的MSI器件原理、設計和應用。第七章討論可編程邏輯器件（PLD），以可編程陣列邏輯（PAL）為重點(diǎn)討論其邏輯結構和應用特點(diǎn)。第八章介紹系統級邏輯設計的方法及描述工具ASM和MDS，并以數字系統控制器設計為重點(diǎn)，討論系統設計思想及描述工具的應用。  　　《數字邏輯（第3版）》可作為計算機、電子工程及應用數字技術(shù)等相關(guān)專(zhuān)業(yè)本科生的教材，也可作為學(xué)生進(jìn)行數字系統設計的參考書(shū)。

目錄:第一章 數制和編碼
1.1 進(jìn)位計數制
1.2 進(jìn)位計數制的相互轉換
1.2.1 多項式替代法
1.2.2 基數乘除法
1.2.3 任意兩種進(jìn)制之間的轉換
1.2.4 直接轉換法
1.2.5 數制轉換時(shí)小數位數的確定
1.3 帶符號數的代碼表示
1.3.1 原碼
1.3.2 反碼
1.3.3 補碼
1.3.4 十進(jìn)制數的補碼
1.4 帶符號數的加、減運算
1.5 十進(jìn)制數的常用代碼
1.5.1 8421碼
1.5.2 2421碼
1.5.3 余3碼
1.6 可靠性編碼
1.6.1 格雷碼
1.6.2 奇偶校驗碼
1.6.3 海明校驗碼
習題
第二章 邏輯代數基礎
2.1 邏輯代數中的幾個(gè)概念
2.2 邏輯代數的基本運算
2.2.1 與運算（邏輯乘）
2.2.2 或運算（邏輯加）
2.2.3 非運算（邏輯非）
2.3 邏輯代數的基本定理及規則
2.3.1 邏輯代數的基本公理
2.3.2 邏輯代數的基本定理
2.3.3 邏輯代數的基本規則
2.4 邏輯函數的性質(zhì)
2.4.1 復合邏輯
2.4.2 邏輯函數的基本表達式
2.4.3 邏輯函數的標準形式
2.5 邏輯函數的化簡(jiǎn)
2.5.1 代數法化簡(jiǎn)
2.5.2 卡諾圖法
2.5.3 利用無(wú)關(guān)項化簡(jiǎn)函數表達式
2.5.4 輸入無(wú)反變量的函數的化簡(jiǎn)
2.5.5 多輸出函數的化簡(jiǎn)
2.5.6 Qulne-McCluskey（Q-M）法
習題
第三章 組合邏輯電路的分析與設計
3.1 邏輯電路設計文檔標準
3.1.1 框圖
3.1.2 門(mén)的符號標準
3.1.3 信號名和有效級
3.1.4 引端的有效級
3.1.5 引端有效級的變換
3.1.6 圖面布局及總線(xiàn)
3.1.7 時(shí)間圖
3.2 組合電路分析
3.2.1 利用表達式和真值表進(jìn)行電路分析
3.2.2 組合電路分析之電路性能評價(jià)及電路改進(jìn)
3.3 組合電路設計的一般方法
3.3.1 根據邏輯問(wèn)題的描述寫(xiě)出邏輯表達式
3.3.2 邏輯電路的變換
3.4 組合電路中的競爭與險象
3.4.1 競爭現象
3.4.2 險象
3.4.3 險象的判別
3.4.4 險象的消除
3.5 常用MSI組合邏輯器件及其應用
3.5.1 譯碼器
3.5.2 編碼器
3.5.3 三態(tài)緩沖器
3.5.4 多路選擇器
3.5.5 奇偶校驗電路
3.5.6 比較器
3.5.7 加法器
習題
第四章 同步時(shí)序電路的分析
4.1 時(shí)序電路概述
4.1.1 時(shí)序電路的一般形式
4.1.2 時(shí)序電路的分類(lèi)
4.1.3 時(shí)序電路的描述方法
4.2 雙穩態(tài)元件
4.2.1 S－R鎖存器
4.2.2 ／S－／R鎖存器
4.2.3 帶使能端的S-R鎖存器
4.2.4 D鎖存器
4.2.5 邊沿觸發(fā)D觸發(fā)器
4.2.6 主從S－R觸發(fā)器
4.2.7 主從J－K觸發(fā)器
4.2.8 邊沿觸發(fā)J－K觸發(fā)器
4.2.9 T觸發(fā)器
4.3 同步時(shí)序電路的分析方法
4.4 計數器
4.4.1 二進(jìn)制串行計數器
4.4.2 二進(jìn)制同步計數器
4.4.3 用跳越的方法實(shí)現任意模數的計數器
4.4.4 強置位計數器
4.4.5 預置位計數器
4.4.6 修正式計數器
4.4.7 MSI計數器及應用
4.5 寄存器
4.5.1 并行寄存器
4.5.2 移位寄存器
4.5.3 MSI寄存器應用舉例——數據串、并行的轉換
4.6 節拍分配器
4.6.1 計數型節拍分配器
4.6.2 移位型節拍分配器
4.6.3 MSI節拍分配器舉例
習題
第五章 同步時(shí)序電路的設計
5.1 建立原始狀態(tài)表
5.2 狀態(tài)化簡(jiǎn)
5.2.1 完全給定同步時(shí)序電路狀態(tài)表的化簡(jiǎn)
5.2.2 不完全給定同步時(shí)序電路狀態(tài)表的化簡(jiǎn)
5.3 狀態(tài)分配
5.3.1 狀態(tài)編碼的一般問(wèn)題
5.3.2 相鄰狀態(tài)分配法
5.4 選擇觸發(fā)器類(lèi)型及確定激勵函數和輸出函數
5.4.1 選擇觸發(fā)器類(lèi)型
5.4.2 確定激勵函數和輸出函數
5.5 設計舉例
習題
第六章 異步時(shí)序電路的分析與設計
……
第七章 可編程邏輯器件（PLD）
第八章 數字系統設計
附錄一 TTI.／SSI電路的型號
附錄二 某些TTL／MSI集成電路產(chǎn)品
附錄三 某些74LS系列器件引腳圖
附錄四 某些PLD、ROM、RAM器件
引腳圖
參考文獻