計算機系列教材：數字電子技術(shù)基礎簡(jiǎn)介，目錄書(shū)摘

編輯推薦:    《計算機系列教材：數字電子技術(shù)基礎》可作為電子與信息類(lèi)專(zhuān)業(yè)獨立學(xué)院教材，也可作為高職高專(zhuān)教材以及大專(zhuān)、成人教育以及自學(xué)教材相關(guān)專(zhuān)業(yè)使用。

內容簡(jiǎn)介:    《計算機系列教材：數字電子技術(shù)基礎》主要內容是邏輯代數基礎，邏輯門(mén)電路，組合邏輯門(mén)電路，觸發(fā)器，時(shí)序邏輯電路，可編程器件，數，模和模／數轉換等。為了適應電子技術(shù)飛速發(fā)展的新形勢和獨立院校本科學(xué)生學(xué)習數字電路的需要，《數字電子技術(shù)基礎》注重突出獨立學(xué)院的特色，在傳授基礎知識的同時(shí)，加強了能力的培養?！稊底蛛娮蛹夹g(shù)基礎》注重基礎理論，著(zhù)重概念敘述，突出應用知識，略去了集成電路內部電路及工作原理的分析，突出了典型器件邏輯功能的分析和應用，并注重加強中、大規模集成電路基礎知識的介紹，各章均有習題。

目錄:第1章  邏輯代數基礎<br>1.1  概述<br>1.1.1  數字電路的基本概念（定義、優(yōu)點(diǎn)）<br>1.1.2  數制與碼制<br>1.1.3  算術(shù)運算與邏輯運算<br><br>1.2  邏輯代數中的基本運算<br>1.3  邏輯代數的基本公式和常用公式<br>1.3.1  基本公式<br>1.3.2  若干常用公式<br><br>1.4  邏輯代數的基本定理<br>1.4.1  代入定理<br>1.4.2  反演定理<br>1.4.3  對偶定理<br><br>1.5  邏輯函數及其表示方法<br>1.5.1  邏輯函數<br>1.5.2  邏輯函數的表示方法<br>1.5.3  邏輯函數的兩種標準形式<br><br>1.6  邏輯函數的化簡(jiǎn)<br>1.6.1  公式化簡(jiǎn)法（邏輯函數的最簡(jiǎn)形式、常用的化簡(jiǎn)方法）<br>1.6.2  卡諾圖化簡(jiǎn)法<br>習題一<br><br>第2章  邏輯門(mén)電路<br>2.1  概述<br>2.2  最簡(jiǎn)單的邏輯門(mén)電路<br>2.2.1  二極管與門(mén)<br>2.2.2  二極管或門(mén)<br>2.2.3  三極管非門(mén)<br><br>2.3  TTL邏輯門(mén)電路<br>2.3.1  TTL與非門(mén)<br>2.3.2  集電極開(kāi)路門(mén)和三態(tài)門(mén)<br><br>2.4  CMOS邏輯門(mén)電路<br>2.4.1  CMOS反相器<br>2.4.2  CMOS與非門(mén)和或非門(mén)<br>2.4.3  CMOS邏輯門(mén)的主要參數<br><br>2.5  集成邏輯門(mén)電路的使用<br>2.5.1  幾種集成邏輯門(mén)系列簡(jiǎn)介<br>2.5.2 各類(lèi)集成邏輯門(mén)性能比較<br>2.5.3  集成邏輯門(mén)電路的使用應注意的問(wèn)題<br>習題二<br><br>第3章  組合邏輯電路<br>3.1  概述<br>3.2  組合邏輯電路的分析方法和設計方法<br>3.2.1  組合邏輯電路的分析方法<br>3.2.2  組合邏輯電路的設計方法<br><br>3.3  幾種常用的組合邏輯電路<br>3.3.1  加法器<br>3.3.2  數值比較器<br>3.3.3  編碼器<br>3.3.4  譯碼器<br>3.3.5  數據選擇器<br><br>3.4  組合邏輯電路中競爭——冒險現象<br>3.4.1  競爭——冒險現象及其成因<br>3.4.2  檢查競爭——冒險現象的方法<br>3.4.3  消除競爭——冒險現象的方法<br>習題三<br><br>第4章  觸發(fā)器<br>4.1  概述<br>4.2  觸發(fā)器的電路結構與動(dòng)作特點(diǎn)<br>4.2.1  基本RS觸發(fā)器<br>4.2.2  同步RS觸發(fā)器<br>4.2.3  主從RS觸發(fā)器<br>4.2.4  JK觸發(fā)器<br>4.2.5  T觸發(fā)器<br>4.2.6  D邊沿觸發(fā)器<br>習題四<br><br>第5章  時(shí)序邏輯電路<br>5.1  概述<br>5.2  時(shí)序邏輯電路的分析方法和設計方法<br>5.2.1  時(shí)序邏輯電路的狀態(tài)表、狀態(tài)圖和時(shí)序圖<br>5.2.2  同步時(shí)序邏輯電路的分析和設計方法<br>5.2.3  異步時(shí)序邏輯電路的分析和設計方法<br><br>5.3  幾種常用的時(shí)序邏輯電路<br>5.3.1  寄存器<br>5.3.2  計數器<br><br>5.4  隨機存取存儲器（RAM）<br>5.4.1  RAM的存儲原理<br>5.4.2  典型RAM模塊及其使用方法<br>小結<br>習題五<br><br>第6章  可編程邏輯器件<br>6.1  概述<br>6.2  可編程陣列邏輯（PAL）<br>6.2.1  PAL的基本電路結構<br>6.2.2  PAL的幾種輸出電路結構和反饋形式<br>6.2.3  PAL的應用舉例<br><br>6.3  通用陣列邏輯（GAL）<br>6.3.1  GAL的電路結構<br>6.3.2  輸出邏輯宏單元（0LMC）<br>6.3.3  GAL的輸入特性和輸出特性<br><br>6.4  可擦除的可編程邏輯器件（EPLD）<br>6.4.1  EPLD的基本結構和特點(diǎn)<br>6.4.2  EPLD的與一或邏輯陣列<br>6.4.3  EPLD的輸出邏輯宏單元（OLMC）<br><br>6.5  現場(chǎng)可編程門(mén)陣列（FPGA）<br>6.5.1  FPGA的基本結構<br>6.5.2  FPGA的輸入輸出模塊（10B）和可編程邏輯模塊（CLB）<br>6.5.3  FPGA的互連資源<br>6.5.4  編程數據的裝載<br><br>6.6  PLD的編程<br>習題六<br><br>第7章  數／模和模／轉換<br>7.1  概述<br>7.2  數／模（D／A）轉換器<br>7.2.1  常用數／模轉換技術(shù)<br>7.2.2  集成DAC的主要參數<br>7.2.3  集成DAC芯片的選擇與使用<br><br>7.3  模／數（A／D）轉換<br>7.3.1  常用模／數轉換技術(shù)<br>7.3.2  集成ADC的主要參數<br>7.3.3  集成ADC芯片選擇與使用<br><br>7.4  數／模和模／數轉換器的應用<br>7.4.1  數據采集與控制系統的功能<br>7.4.2  實(shí)際數據采集系統舉例<br>小結<br>習題七<br>參考文獻