FPGA數字系統設計與應用(郭明良)簡(jiǎn)介，目錄書(shū)摘

編輯推薦:1.本書(shū)先講解語(yǔ)法，然后以實(shí)例講解硬件描述語(yǔ)言，并給出仿真和實(shí)驗波形，盡可能地減少FPGA硬件內部結構的講解、注重應用。
2.本書(shū)的所有實(shí)例都是經(jīng)過(guò)編程、下載以及調試過(guò)程，是作者多年的教學(xué)和科研實(shí)踐的經(jīng)驗積累。

內容簡(jiǎn)介:本書(shū)內容包括FPGA的設計環(huán)境、設計流程和所使用的語(yǔ)言，QuartusⅡ集成開(kāi)發(fā)環(huán)境,Modelsim仿真，VHDL語(yǔ)言基礎，VHDL數據類(lèi)型與運算操作符，VHDL的主要描述語(yǔ)句，利用FPGA進(jìn)行程序設計的應用實(shí)例等。
本書(shū)有很多實(shí)例分析，這些實(shí)例大都是以特定的工程項目為依托，具有一定的借鑒價(jià)值，可以幫助讀者從系統角度理解FPGA的開(kāi)發(fā)流程。
本書(shū)可作為高等院校計算機專(zhuān)業(yè)本、專(zhuān)科生的教材或教學(xué)參考書(shū)，也可以作為電子技術(shù)課程設計、電子設計大賽或數字系統設計工程技術(shù)人員學(xué)習EDA 技術(shù)的參考書(shū)。

作者簡(jiǎn)介:

目錄:第1章概述/001
1.1可編程邏輯器件001
1.2FPGA/CPLD的軟件開(kāi)發(fā)工具002
1.3硬件描述語(yǔ)言002
1.3.1AHDL語(yǔ)言002
1.3.2VerilogHDL語(yǔ)言002
1.3.3VHDL語(yǔ)言003
1.4FPGA/CPLD的開(kāi)發(fā)流程003
第2章QuartusⅡ集成開(kāi)發(fā)環(huán)境/005
2.1QuartusⅡ界面概況005
2.2QuartusⅡ軟件開(kāi)發(fā)流程006
2.2.1創(chuàng )建工程006
2.2.2原理圖輸入方式008
2.2.3文本輸入方式015
2.2.4波形仿真017
2.2.5引腳分配021
2.2.6編程下載021
2.3LPM參數化宏功能模塊024
2.3.1LPM參數化宏功能模塊定制管理器024
2.3.2LPM參數化宏功能模塊的應用030
第3章仿真/034
3.1Modelsim簡(jiǎn)介034
3.2安裝034
3.3Modelsim仿真方法035
3.3.1前仿真035
3.3.2后仿真035
3.3.3Modelsim仿真的基本步驟036
3.3.4Modelsim的運行方式036
3.4Modelsim功能仿真036
3.4.1建立仿真工程038
3.4.2Altera仿真庫的編譯與映射039
3.4.3編譯HDL源代碼和Testbench041
3.4.4啟動(dòng)仿真器并加載設計頂層042
3.4.5打開(kāi)觀(guān)察窗口，添加信號044
3.4.6執行仿真045
3.5Modelsim時(shí)序仿真046
3.5.1仿真路徑設置046
3.5.2QuartusⅡ仿真環(huán)境設置047
3.5.3利用QuartusⅡ編譯源文件048
3.5.4生成測試模板并編寫(xiě)測試程序048
3.5.5執行仿真051
第4章VHDL語(yǔ)言基礎/054
4.1VHDL語(yǔ)言的特點(diǎn)054
4.2VHDL語(yǔ)言的程序結構055
4.3VHDL語(yǔ)言的庫055
4.4VHDL語(yǔ)言的程序包057
4.5VHDL語(yǔ)言的實(shí)體058
4.5.1實(shí)體說(shuō)明058
4.5.2實(shí)體的類(lèi)屬說(shuō)明058
4.5.3實(shí)體的端口說(shuō)明059
4.6VHDL語(yǔ)言的結構體060
4.7VHDL語(yǔ)言的配置062
第5章VHDL數據類(lèi)型與運算操作符/065
5.1VHDL的基本語(yǔ)法規則065
5.2VHDL語(yǔ)言的數據對象066
5.2.1常量（CONSTANT）066
5.2.2變量（VARIABLE）066
5.2.3信號（SIGNAL）067
5.2.4文件（FILES）068
5.3VHDL語(yǔ)言的數據類(lèi)型068
5.3.1預定義的數據類(lèi)型068
5.3.2用戶(hù)自定義數據類(lèi)型071
5.3.3數據類(lèi)型的轉換073
5.4VHDL語(yǔ)言的操作符075
5.4.1邏輯操作符076
5.4.2算術(shù)操作符076
5.4.3關(guān)系操作符077
第6章VHDL的主要描述語(yǔ)句/079
6.1順序描述語(yǔ)句079
6.1.1變量賦值語(yǔ)句079
6.1.2信號賦值語(yǔ)句080
6.1.3WAIT語(yǔ)句080
6.1.4IF語(yǔ)句082
6.1.5CASE語(yǔ)句085
6.1.6NULL語(yǔ)句087
6.1.7斷言(ASSERT)語(yǔ)句087
6.1.8LOOP語(yǔ)句088
6.1.9NEXT語(yǔ)句090
6.1.10EXIT語(yǔ)句091
6.2并發(fā)描述語(yǔ)句092
6.2.1進(jìn)程語(yǔ)句092
6.2.2并發(fā)信號賦值語(yǔ)句093
6.2.3并發(fā)過(guò)程調用語(yǔ)句095
6.2.4塊（BLOCK）語(yǔ)句097
6.2.5元件例化語(yǔ)句098
6.2.6生成語(yǔ)句100
6.3屬性描述與定義語(yǔ)句102
第7章應用實(shí)例/111
7.1自動(dòng)郵票售票機設計111
7.1.1自動(dòng)郵票售票系統總體模塊圖的設計111
7.1.2票價(jià)設定模塊的設計112
7.1.3郵票類(lèi)型選擇模塊的設計113
7.1.4點(diǎn)陣票型顯示模塊的設計116
7.1.5郵票類(lèi)型選擇與票價(jià)設定模塊的設計120
7.1.6郵票數量設定模塊的設計121
7.1.7郵票購買(mǎi)模塊的設計123
7.1.8數據轉換模塊的設計126
7.1.9動(dòng)態(tài)掃描模塊的設計127
7.1.10數碼管顯示模塊的設計128
7.1.11綜合設計129
7.2交通燈控制系統的設計130
7.2.1交通燈控制系統模塊圖130
7.2.2控制模塊設計130
7.2.3顯示模塊設計135
7.2.4綜合設計139
7.3八路搶答器的設計140
7.3.1主持人控制模塊141
7.3.2搶答信號鎖存模塊142
7.3.3倒計時(shí)模塊144
7.3.4二進(jìn)制編碼轉BCD碼模塊146
7.3.5掃描信號產(chǎn)生模塊147
7.3.6數碼管位信號與段信號匹配模塊147
7.3.7BCD碼轉七段碼模塊148
7.3.8報警模塊149
7.3.9綜合設計150
7.4數字頻率計VHDL程序與仿真151
7.5樂(lè )曲硬件演奏電路設計155
7.5.1頂層設計156
7.5.2音調產(chǎn)生模塊157
7.5.3音調查詢(xún)158
7.5.4節拍和音符數據發(fā)生器模塊159
7.5.5“梁?！睒?lè )曲演奏數據160
7.6數控分頻器的設計161
7.7狀態(tài)機A/D采樣控制電路實(shí)現162
7.8比較器和D/A器件164
7.9ASK調制解調VHDL程序及仿真165
7.9.1ASK調制VHDL程序及仿真165
7.9.2ASK解調VHDL程序及仿真166
7.10FSK調制與解調VHDL程序及仿真167
7.10.1FSK調制VHDL程序及仿真167
7.10.2FSK解調方框圖及電路符號168
7.10.3FSK解調VHDL程序及仿真169
7.11多功能波形發(fā)生器VHDL程序與仿真171
參考文獻/178