EDA技術(shù)及應用：Verilog HDL版（第4版）簡(jiǎn)介，目錄書(shū)摘

編輯推薦:

內容簡(jiǎn)介:　　《EDA技術(shù)及應用：Verilog HDL版（第4版）》內容分為三大部分，共七章。第一部分概括地闡述了EDA技術(shù)及應用的有關(guān)問(wèn)題（第1章）；第二部分比較全面地介紹了EDA技術(shù)的主要內容，包括EDA的物質(zhì)基礎-Lattice、Altera和Xilinx公司典型FPGNCPLD的性能參數、組成結構以及FPGA主流設計技術(shù)及發(fā)展趨勢（第2章），EDA的主流表達方式-VHDL的編程基礎（第3章），EDA的設計開(kāi)發(fā)軟件-ouartusn、ISESuite、SynplifyPro、ModeISimSE等常用EDA工具軟件的安裝與使用（第4章），EDA的實(shí)驗開(kāi)發(fā)系統——通用EDA實(shí)驗開(kāi)發(fā)系統的基本組成、工作原理、性能指標及GW48系列EDA實(shí)驗開(kāi)發(fā)系統的結構和使用方法（第5章）；第三部分提供了12個(gè)綜合性的EDA設計應用實(shí)例（第6章）和8個(gè)綜合性、設計性的EDA技術(shù)實(shí)驗（第7章），其中綜合性的EDA設計應用實(shí)例，包括數字信號處理、智能控制、神經(jīng)網(wǎng)絡(luò )中經(jīng)常用到的高速PID控制器、FIR濾波器、CORDIC算法的應用等實(shí)例。
　　《EDA技術(shù)及應用：Verilog HDL版（第4版）》可供高等院校電子工程、通信工程、自動(dòng)化、計算機應用、儀器儀表等信息工程類(lèi)及相近專(zhuān)業(yè)的本科生或研究生使用，也可作為相關(guān)人員的自學(xué)參考書(shū)。

作者簡(jiǎn)介:

目錄:第1章 緒論
1．1 EDA技術(shù)的涵義
1．2 EDA技術(shù)的發(fā)展歷程
1．3 EDA技術(shù)的主要內容
1．3．1 大規?？删幊踢壿嬈骷?
1．3．2 硬件描述語(yǔ)言（HDL）
1．3．3 EDA軟件開(kāi)發(fā)工具
1．3．4 EDA實(shí)驗開(kāi)發(fā)系統
1．4 EDA工具的發(fā)展趨勢
1．5 EDA的工程設計流程
1．5．1 FPGA/CPLD工程設計流程
1．5．2 ASIC工程設計流程
1．6 數字系統的設計
1．6．1 數字系統的設計模型
1．6．2 數字系統的設計方法
1．6．3 數字系統的設計準則
1．6．4 數字系統的設計步驟
1．7 EDA技術(shù)的應用展望
1．8 EDA技術(shù)研究性教學(xué)探討
1．8．1 開(kāi)展EDA技術(shù)研究性教學(xué)的意義
1．8．2 開(kāi)展EDA技術(shù)研究性教學(xué)的方法
1．8．3 開(kāi)展EDA技術(shù)研究性教學(xué)的成效
習題

第2章 大規?？删幊踢壿嬈骷?
2．1 可編程邏輯器件概述
2．1．1 PLD的發(fā)展進(jìn)程
2．1．2 PLD的分類(lèi)方法
2．1．3 常用CPLD 和FPGA標識的含義
2．2 FPGA主流設計技術(shù)及發(fā)展趨勢
2．2．1 FPGA主流設計技術(shù)
2．2．2 FPGA前沿設計技術(shù)與未來(lái)發(fā)展
趨勢
2．3 Lattice公司的CPLD和FPGA器件
2．3．1 Lattice公司的CPLD和FPGA概述
2．3．2 ispMACH系列CPLD結構
2．3．3 EC/ECP系列FPGA結構
2．4 Altera公司的CPLD和FPGA器件
2．4．1 Altera公司的CPLD和FPGA概述
2．4．2 MAX系列CPLD結構
2．4．3 Cyclone Ⅲ 系列FPGA結構
2．4．4 Stratix Ⅱ 系列FPGA結構
2．5 Xilinx公司的CPLD和FPGA器件
2．5．1 Xilinx公司的CPLD和FPGA概述
2．5．2 XC9500系列CPLD結構
2．5．3 Spartan-3系列FPGA結構
2．5．4 VirtexⅡPro系列FPGA結構
2．6 CPLD和FPGA的編程與配置
2．6．1 CPLD和FPGA的編程配置
2．6．2 CPLD和FPGA 的下載接口
2．6．3 CPLD器件的編程電路
2．6．4 FPGA器件的配置電路
2．7 FPGA和CPLD的開(kāi)發(fā)應用選擇
習題

第3章 Verilog HDL編程基礎
3．1 Verilog HDL簡(jiǎn)介
3．1．1 常用硬件描述語(yǔ)言簡(jiǎn)介
3．1．2 Verilog HDL的優(yōu)點(diǎn)
3．1．3 Verilog HDL程序設計約定
3．2 Verilog HDL程序概述
3．2．1 Verilog HDL程序設計舉例
3．2．2 Verilog HDL程序的基本結構
3．2．3 Verilog HDL程序的基本特性
3．2．4 Verilog HDL程序的描述風(fēng)格
3．3 Verilog HDL語(yǔ)言要素
3．3．1 Verilog HDL文字規則
3．3．2 Verilog HDL數據類(lèi)型
3．3．3 Verilog HDL操作符
3．3．4 編譯器偽指令
3．4 結構描述語(yǔ)句
3．4．1 元件實(shí)例化語(yǔ)句
3．4．2 門(mén)級結構描述
3．5 數據流描述語(yǔ)句
3．5．1 隱式連續賦值語(yǔ)句
3．5．2 顯式連續賦值語(yǔ)句
3．5．3 連續賦值的表達式
3．5．4 連續賦值的應用實(shí)例
3．6 行為描述語(yǔ)句
3．6．1 過(guò)程性結構
3．6．2 過(guò)程賦值語(yǔ)句
3．6．3 塊語(yǔ)句
3．6．4 條件語(yǔ)句
3．6．5 選擇語(yǔ)句
3．6．6 循環(huán)語(yǔ)句
3．6．7 wait語(yǔ)句
3．7 函數與任務(wù)
3．7．1 函數
3．7．2 任務(wù)
3．7．3 函數調用函數
3．7．4 任務(wù)調用函數及任務(wù)
3．7．5 系統函數與任務(wù)
3．8 基本邏輯電路設計
3．8．1 組合邏輯電路設計
3．8．2 時(shí)序邏輯電路設計
3．8．3 存儲器電路設計
3．9 狀態(tài)機的Verilog HDL設計
3．9．1 狀態(tài)機的基本結構和編碼方案
3．9．2 一般狀態(tài)機的Verilog HDL設計
3．9．3 摩爾狀態(tài)機的Verilog HDL設計
3．9．4 米立狀態(tài)機的Verilog HDL設計
習題

第4章 常用EDA工具軟件操作指南
4．1 常用EDA工具軟件安裝指南
4．2 常用EDA工具軟件操作用例
4．2．1 四位十進(jìn)制計數器電路
4．2．2 計數動(dòng)態(tài)掃描顯示電路
4．2．3 EDA仿真測試模型及程序
4．3 Altera QuartusⅡ操作指南
4．3．1 Quartus Ⅱ的初步認識
4．3．2 Quartus Ⅱ的基本操作
4．3．3 Quartus Ⅱ的綜合操作
4．3．4 Quartus Ⅱ的SOPC開(kāi)發(fā)
4．3．5 高版本Quartus Ⅱ的仿真
4．4 Xilinx ISE Design Suite操作指南
4．4．1 Xilinx ISE的初步認識
4．4．2 ISE Suite的基本操作
4．4．3 ISE Suite的綜合操作
4．5 Synplicity Synplify Pro操作指南
4．5．1 Synplify Pro的使用步驟
4．5．2 Synplify Pro的使用實(shí)例
4．6 Mentor Graphics ModelSim操作指南267
4．6．1 ModelSim的使用步驟
4．6．2 ModelSim的使用實(shí)例
習題

第5章 EDA實(shí)驗開(kāi)發(fā)系統
5．1 通用EDA實(shí)驗開(kāi)發(fā)系統概述
5．1．1 EDA實(shí)驗開(kāi)發(fā)系統的基本組成
5．1．2 EDA實(shí)驗開(kāi)發(fā)系統的性能指標
5．1．3 通用EDA實(shí)驗開(kāi)發(fā)系統的工作原理
5．1．4 通用EDA實(shí)驗開(kāi)發(fā)系統的使用方法
5．2 GW48系列EDA實(shí)驗開(kāi)發(fā)系統的使用
5．2．1 GW48系列EDA實(shí)驗開(kāi)發(fā)系統介紹
5．2．2 GW48實(shí)驗電路結構圖
5．2．3 GW48系統結構圖信號名與芯片引腳對照表
5．2．4 GW48系列EDA實(shí)驗開(kāi)發(fā)系統使用實(shí)例
習題

第6章 Ver5cog HDL設計應用實(shí)例。
6．1 8位加法器的設計
6．2 8位乘法器的設計
6．3 8位除法器的設計
6．4 可調信號發(fā)生器的設計
6．5 PWM信號發(fā)生器的設計
6．6 數字頻率計的設計
6．7 數字秒表的設計
6．8 交通燈信號控制器的設計
6．9 高速PID控制器的設計
6．10 FIR濾波器的設計
6．11 CORDIC算法的應用設計
6．12 鬧鐘系統的設計
6．12．1 系統設計思路
6．12．2 Verilog HDI。源程序
6．12．3 仿真結果驗證
6．12．4 邏輯綜合分析
6．12．5 硬件邏輯驗證
習題

第7章 EDA技術(shù)實(shí)驗
7．1 實(shí)驗一：計數器電路的設計
7．2 實(shí)驗二：算術(shù)運算電路的設計
7．3 實(shí)驗三：可調信號發(fā)生器的設計
7．4 實(shí)驗四：數字頻率計的設計
7．5 實(shí)驗五：數字秒表的設計
7．6 實(shí)驗六：交通燈信號控制器的設計
7．7 實(shí)驗七：FIR濾波器的設計
7．8 實(shí)驗八：CORDIC算法的應用設計
7．9 實(shí)驗報告范例

附錄 利用WWW進(jìn)行EDA資源的檢索
主要參考文獻