FPGA/CPLD設計與實(shí)踐教程簡(jiǎn)介，目錄書(shū)摘
《FPGA/CPLD設計與實(shí)踐教程》是可編程邏輯器件理論課程的配套實(shí)驗和實(shí)踐教材，以“可編程邏輯器件及應用”課程的理論教學(xué)大綱為基礎，結合現代先進(jìn)的實(shí)驗教學(xué)方法，精心設計了10個(gè)基礎性實(shí)驗和5個(gè)綜合系統設計項目，較全面地涵蓋了可編程邏輯器件理論知識的重點(diǎn)和難點(diǎn)。
沈莉麗、盧家凰、張志立編的《FPGA\CPLD設計與實(shí)踐教程》為“十三五”普通高等教育本科規劃教材。
本書(shū)是可編程邏輯器件理論課程的配套實(shí)驗和實(shí)踐教材，以“可編程邏輯器件及應用”課程的理論教學(xué)大綱為基礎，結合現代先進(jìn)的實(shí)驗教學(xué)方法，精心設計了10個(gè)基礎實(shí)驗和5個(gè)綜合實(shí)驗，較全面地涵蓋了可編程邏輯器件理論知識的重點(diǎn)和難點(diǎn)。本書(shū)共分 4章，**章為FPGA／CPLD概述，主要介紹了FPGA／ CPLD的結構原理及開(kāi)發(fā)應用選擇；第2章介紹項目開(kāi)發(fā)環(huán)境，主要對軟件設計平臺——Quartus II及硬件實(shí)驗平臺——KH-310進(jìn)行介紹；第3章為基礎實(shí)驗，精選的10個(gè)實(shí)驗項目?jì)热莺w了多個(gè)知識點(diǎn)；第4章為綜合實(shí)驗，包括數字鐘、簡(jiǎn)易電子奏樂(lè )系統、數字頻率計、出租車(chē)計費系統及交通燈控制系統的設計。
本書(shū)可作為高等院校自動(dòng)化、電氣工程及其自動(dòng)化、測控技術(shù)與儀器等專(zhuān)業(yè)可編程邏輯器件課程的實(shí)驗與實(shí)踐教材，也可作為電子設計競賽、FPGA開(kāi)發(fā)應用的自學(xué)參考教材。
前言
第1章 FPGA／CPLD概述
1.1 PLD概述
1.2 FPGA／CPLD結構原理
1.3 FPGA／CPLD的開(kāi)發(fā)應用選擇
第2章 集成開(kāi)發(fā)環(huán)境使用介紹
2.1 軟件平臺——Ouartus II
2.2 實(shí)驗平臺——KH-310
第3章 基礎實(shí)驗
3.1 半加器的設計
3.2 全加器的設計
3.3 4選1數據選擇器的設計
3.4 七段碼譯碼器的設計
3.5 七人表決器的設計
3.6 分頻器的設計
3.7 異步十進(jìn)制計數器的設計
3.8 六十進(jìn)制計數器的設計
3.9 Quartus II調用宏功能模塊輸入設計方法
3.10 跑馬燈的設計
第4章 綜合實(shí)驗
4.1 數字鐘的設計
4.2 簡(jiǎn)易電子奏樂(lè )系統的設計
4.3 數字頻率計的設計
4.4 出租車(chē)計費系統的設計
4.5 交通燈控制系統的設計
附錄A I／O對照表
參考文獻
京公網(wǎng)安備 11000002000088號
