數字電子技術(shù)基礎（第三版，附光盤(pán)1張）簡(jiǎn)介，目錄書(shū)摘

編輯推薦:

內容簡(jiǎn)介:　　《數字電子技術(shù)基礎（第三版）》是根據電子技術(shù)的發(fā)展和我國高等教育發(fā)展的新形勢，在上一版的基礎上修訂編寫(xiě)的。內容覆蓋了教育部高等學(xué)校電子電氣基礎課程教學(xué)指導分委員會(huì )于2010年制定的“數字電子技術(shù)基礎課程教學(xué)基本要求”。
　　全書(shū)由數字邏輯基礎、邏輯代數、組合邏輯電路、鎖存器和觸發(fā)器、時(shí)序邏輯電路、硬件描述語(yǔ)言Verilog HDL、邏輯門(mén)電路、半導體存儲器、可編程邏輯器件、數模和模數轉換器、脈沖波形的產(chǎn)生與變換共2章組成。本次修訂內容調整較大，特色如下：強調邏輯分析和設計所必須的基礎理論，弱化中、小規模集成電路的教學(xué)內容，加強可編程邏輯器件、VerilogHDL和EDA軟件等現代數字設計的內容。采用先“邏輯”后“電路”的思路安排教學(xué)內容，突出重點(diǎn)。大部分章節新增設計舉例或應用舉例，緊密聯(lián)系實(shí)踐；每一章節都增加了教學(xué)目標和要求的說(shuō)明，書(shū)末附有自我檢驗題和部分習題答案。
　　《數字電子技術(shù)基礎（第三版）》可作為普通高等學(xué)校電氣類(lèi)、自動(dòng)化類(lèi)、電子信息類(lèi)各專(zhuān)業(yè)和部分非電類(lèi)專(zhuān)業(yè)“數字電子技術(shù)基礎”課程的教材，也可供從事電子技術(shù)工作的工程技術(shù)人員參考。
　　《數字電子技術(shù)基礎（第三版）》配有光盤(pán)，包含可供參考的多媒體教學(xué)課件（ppt）、部分章節仿真例題和仿真習題及其他資料。配套的習題解答同步發(fā)行。

作者簡(jiǎn)介:

目錄:1 數字邏輯基礎
1.1 數字電路與數字信號
1.1.1 數字電路的發(fā)展歷史及分類(lèi)
1.1.2 模擬信號與數字信號
1.1.3 數字信號的描述方法
1.2 數制
1.2.1 十進(jìn)制數
1.2.2 二進(jìn)制數
1.2.3 十六進(jìn)制數與八進(jìn)制數
1.2.4 二進(jìn)制數的算術(shù)運算
1.3 碼制
1.3.1 二一十進(jìn)制編碼
1.3.2 格雷碼
1.3.3 ASClI字符編碼
1.4 邏輯運算及邏輯門(mén)
1.4.1 基本邏輯運算及對應的邏輯門(mén)
1.4.2 常用復合邏輯運算及對應的邏輯門(mén)
1.4.3 集成邏輯門(mén)電路簡(jiǎn)介
1.5 使用邏輯門(mén)的電路舉例
小結
自我檢驗題
習題

2 邏輯代數
2.1 邏輯代數的基本公式和規則
2.1.1 邏輯代數的基本公式
2.1.2 邏輯代數的基本規則
2.2 邏輯函數的代數化簡(jiǎn)法
2.2.1 邏輯函數的最簡(jiǎn)形式
2.2.2 邏輯函數的代數化簡(jiǎn)法
2.3 邏輯函數表達式的兩種標準形式
2.3.1 最小項與最小項表達式
2.3.2 最大項與最大項表達式
2.4 邏輯函數的卡諾圖化簡(jiǎn)法
2.4.1 用卡諾圖表示邏輯函數
2.4.2 用卡諾圖化簡(jiǎn)邏輯函數
2.4.3 含無(wú)關(guān)項的邏輯函數及其化簡(jiǎn)
2.4.4 多輸出邏輯函數的化簡(jiǎn)
2.5 邏輯函數應用中的幾個(gè)問(wèn)題
2.5.1 正邏輯與負邏輯
2.5.2 邏輯符號的等效變換
小結
自我檢驗題
習題

3 組合邏輯電路
3.1 概述
3.2 組合邏輯電路的分析
3.3 組合邏輯電路的設計
3.4 常用組合邏輯電路
3.4.1 編碼器
3.4.2 譯碼器／數據分配器
3.4.3 數據選擇器
3.4.4 數值比較器
3.4.5 加法器
3.5 組合邏輯電路的競爭冒險
3.5.1 競爭一冒險現象及產(chǎn)生的原因
3.5.2 消去競爭一冒險的方法
3.6 應用舉例：汽車(chē)尾燈控制電路
3.6.1 電路的組成及其功能
3.6.2 工作原理
小結
自我檢驗題
習題

4 鎖存器和觸發(fā)器
4.1 雙穩態(tài)電路的基本特性
4.2 鎖存器
4.2.1 基本SR鎖存器
4.2.2 門(mén)控SR鎖存器
4.2.3 門(mén)控D鎖存器
4.3 觸發(fā)器的電路結構和工作原理
4.3.1 主從D觸發(fā)器
4.3.2 維持阻塞D觸發(fā)器
4.3.3 有清零輸入和預置輸入的D觸發(fā)器
4.3.4 帶使能端的D觸發(fā)器
4.4 觸發(fā)器的邏輯功能
4.4.1 D觸發(fā)器
4.4.2 JK觸發(fā)器
4.4.3 T觸發(fā)器
4.4.4 T觸發(fā)器
4.5 觸發(fā)器的時(shí)間參數分析
4.6 觸發(fā)器的應用實(shí)例
小結
自我檢驗題
習題

5 時(shí)序邏輯電路
5.1 概述
5.1.1 時(shí)序邏輯電路的基本結構及特點(diǎn)
5.1.2 時(shí)序邏輯電路的分類(lèi)
5.1.3 時(shí)序電路邏輯功能的描述
5.2 時(shí)序邏輯電路的分析
5.2.1 同步時(shí)序邏輯電路分析的一般步驟
5.2.2 同步時(shí)序邏輯電路的分析舉例
5.2.3 異步時(shí)序邏輯電路的分析舉例
5.3 同步時(shí)序邏輯電路的設計
5.3.1 同步時(shí)序邏輯電路設計的一般步驟
5.3.2 同步時(shí)序邏輯電路設計舉例
5.4 寄存器和移位寄存器
5.4.1 寄存器
5.4.2 移位寄存器
5.4.3 集成移位寄存器及其應用
5.5 計數器
5.5.1 異步計數器
5.5.2 同步計數器
5.5.3 集成計數器及其應用
5.6 應用舉例：會(huì )客廳多路照明燈控制電路
小結
自我檢驗題
習題

6 硬件描述語(yǔ)言VerilogHDL
6.1 概述
6.2 VerilogHDL程序的基本結構
6.2.1 簡(jiǎn)單VerilogHDL程序實(shí)例
6.2.2 VerilogHDL程序的基本結構
6.3 VerilogHDL基本語(yǔ)法規則
6.3.1 詞法規定
6.3.2 邏輯值集合
6.3.3 常量及其表示
6.3.4 數據類(lèi)型
6.4 VerilogHDL結構級建模
6.4.1 多輸入門(mén)
……
7 邏輯門(mén)電路
8 半導體存儲器
9 可編程邏輯器件
10 數模和模數轉換器
11 脈沖波形的產(chǎn)生與變換
附錄A ASCII碼中的控制字符
附錄B EDA工具QuartusⅡ
自我檢驗題、部分習題答案
參考文獻