EDA技術(shù)及其應用（第2版）簡(jiǎn)介，目錄書(shū)摘
2019-12-13 18:13
來(lái)源：京東
作者：京東
EDA技術(shù)及其應用（第2版）
暫無(wú)報價(jià)
3評論
100%好評
內容簡(jiǎn)介:
《EDA技術(shù)及其應用（第2版）》采用教、學(xué)、做相結合的教學(xué)模式，以提高實(shí)際工程應用能力為目的，通過(guò)實(shí)例引人，深入淺出地介紹EDA技術(shù)、Verilog硬件描述語(yǔ)言、FPGA開(kāi)發(fā)應用及相關(guān)知識，并給出了豐富的EDA設計實(shí)例，使讀者通過(guò)學(xué)習本書(shū)并完成推薦的實(shí)訓，能初步了解和掌握EDA的基本內容及實(shí)用技術(shù)。
《EDA技術(shù)及其應用（第2版）》內容分四部分，第一部分簡(jiǎn)要介紹了EDA技術(shù)背景知識、常用的EDA基本工具使用方法和目標器件的結構原理；第二部分通過(guò)實(shí)例，以向導的形式介紹了三種不同的設計輸入方法；第三部分對verilog HDL的設計作了介紹；第四部分詳細講述了基于EDA技術(shù)的典型的設計項目。各章都給出了教學(xué)目標，并安排了相應的習題和有較強針對性的實(shí)訓項目。為了方便本課程的授課和實(shí)訓指導，本書(shū)配有與各章節內容完全對應的教學(xué)課件，下載網(wǎng)站www．a(chǎn)book.cn。
《EDA技術(shù)及其應用（第2版）》實(shí)用性強，可作為高職高專(zhuān)院校電子工程、通信、工業(yè)自動(dòng)化、計算機應用技術(shù)、儀器儀表等專(zhuān)業(yè)的教材，也可作為相關(guān)專(zhuān)業(yè)技術(shù)人員的自學(xué)參考書(shū)。
目錄:第1章 概述
教學(xué)目標
1.1 EDA技術(shù)
1.2 EDA技術(shù)應用對象
1.3 硬件描述語(yǔ)言Verilog HDL
1.4 EDA技術(shù)的優(yōu)勢
1.5 面向FPGA的EDA開(kāi)發(fā)流程
1.5.1 設計輸入
1.5 2 綜合
1.5 3 適配（布線(xiàn)布局）
l.5.4 仿真
1.6 可編程邏輯器件
1.6.1 PLD的分類(lèi)
1.6.2 PROM可編程原理
1.6.3 GAL
1.7 CPLD的結構與可編程原理
1.8 FPGA的結構與工作原理
1.8.1 查找表邏輯結構
l.8.2 CycloneⅢ系列器件的結構與原理
1.9 硬件測試技術(shù)
1.9.1 內部邏輯測試
1.9 2 JTAG邊界掃描測試
1.10 FPGA／cPLD產(chǎn)品概述
1.10.1 Lattlce公司的PLD器件
1.10.2 Xilinx公司的PLD器件
1.10.3 Altera公司的PLD器件
1.11 編程與配置
1.12 QuartusⅡ
1.13 IP核
1.14 EDA的發(fā)展趨勢
習題
第2章 原理圖輸入法邏輯電路設計技術(shù)
教學(xué)目標
2.1 原理圖輸入設計方法的特點(diǎn)
2.2 數字頻率計設計任務(wù)導入
2.3 原理圖輸入方式基本設計流程
2.3.1 建立工作庫文件夾和存盤(pán)原理圖空文件
2.3.2 創(chuàng )建工程
2.3.3 功能簡(jiǎn)要分析
2.3.4 編譯前設置
2.3.5 全程編譯
2.3.6 時(shí)序仿真測試電路功能
2.4 引腳設置和編程下載
2.4.1 引腳鎖定
2.4.2 配置文件下載
2.4.3 AS模式直接編程配置器件
2.4.4 JTAG間接模式編程配置器件
2.4.5 USB-Blaster編程配置器安裝方法
2.5 層次化設計
2.6 6位十進(jìn)制頻率計設計
2.6.1 時(shí)序控制器設計
2.6.2 頂層電路設計與測試
習題
實(shí)訓項目
2-1 用原理圖輸入法設計8位全加器
2-2 用原理圖輸入法設計頻率計
2-3 計時(shí)系統設計
第3章 應用Verilog HDL設計數字系統
教學(xué)目標
3.1 組合電路的Verilog描述和設計
3.1.1 2選1多路選擇器設計任務(wù)導入
3.1.2 2選1多路選擇器的verilog描述和設計
……
第4章 Verilog HDL設計技術(shù)深入
第5章 宏功能模塊使用方法
第6章 實(shí)用狀態(tài)機設計技術(shù)
附錄 EDA開(kāi)發(fā)系統使用簡(jiǎn)介
主要參考文獻
教學(xué)目標
1.1 EDA技術(shù)
1.2 EDA技術(shù)應用對象
1.3 硬件描述語(yǔ)言Verilog HDL
1.4 EDA技術(shù)的優(yōu)勢
1.5 面向FPGA的EDA開(kāi)發(fā)流程
1.5.1 設計輸入
1.5 2 綜合
1.5 3 適配（布線(xiàn)布局）
l.5.4 仿真
1.6 可編程邏輯器件
1.6.1 PLD的分類(lèi)
1.6.2 PROM可編程原理
1.6.3 GAL
1.7 CPLD的結構與可編程原理
1.8 FPGA的結構與工作原理
1.8.1 查找表邏輯結構
l.8.2 CycloneⅢ系列器件的結構與原理
1.9 硬件測試技術(shù)
1.9.1 內部邏輯測試
1.9 2 JTAG邊界掃描測試
1.10 FPGA／cPLD產(chǎn)品概述
1.10.1 Lattlce公司的PLD器件
1.10.2 Xilinx公司的PLD器件
1.10.3 Altera公司的PLD器件
1.11 編程與配置
1.12 QuartusⅡ
1.13 IP核
1.14 EDA的發(fā)展趨勢
習題
第2章 原理圖輸入法邏輯電路設計技術(shù)
教學(xué)目標
2.1 原理圖輸入設計方法的特點(diǎn)
2.2 數字頻率計設計任務(wù)導入
2.3 原理圖輸入方式基本設計流程
2.3.1 建立工作庫文件夾和存盤(pán)原理圖空文件
2.3.2 創(chuàng )建工程
2.3.3 功能簡(jiǎn)要分析
2.3.4 編譯前設置
2.3.5 全程編譯
2.3.6 時(shí)序仿真測試電路功能
2.4 引腳設置和編程下載
2.4.1 引腳鎖定
2.4.2 配置文件下載
2.4.3 AS模式直接編程配置器件
2.4.4 JTAG間接模式編程配置器件
2.4.5 USB-Blaster編程配置器安裝方法
2.5 層次化設計
2.6 6位十進(jìn)制頻率計設計
2.6.1 時(shí)序控制器設計
2.6.2 頂層電路設計與測試
習題
實(shí)訓項目
2-1 用原理圖輸入法設計8位全加器
2-2 用原理圖輸入法設計頻率計
2-3 計時(shí)系統設計
第3章 應用Verilog HDL設計數字系統
教學(xué)目標
3.1 組合電路的Verilog描述和設計
3.1.1 2選1多路選擇器設計任務(wù)導入
3.1.2 2選1多路選擇器的verilog描述和設計
……
第4章 Verilog HDL設計技術(shù)深入
第5章 宏功能模塊使用方法
第6章 實(shí)用狀態(tài)機設計技術(shù)
附錄 EDA開(kāi)發(fā)系統使用簡(jiǎn)介
主要參考文獻
相關(guān)商品
京公網(wǎng)安備 11000002000088號
