基于Proteus的計算機系統實(shí)驗教程 邏輯、組成原理、體系結構、微機接口簡(jiǎn)介，目錄書(shū)摘

內容簡(jiǎn)介:《基于Proteus的計算機系統實(shí)驗教程——邏輯、組成原理、體系結構、微機接口》是“數字邏輯”“計算機組成原理”“計算機體系結構”“微機接口”等課程的配套實(shí)驗教材，系統介紹了數字邏輯基礎，計算機的組成原理、體系結構及接口技術(shù)。全書(shū)分4章，共22個(gè)實(shí)驗。第1章是基礎的數字邏輯實(shí)驗，包括觸發(fā)器與寄存器、邏輯門(mén)與算術(shù)電路、組合邏輯電路、比較器和仲裁電路、時(shí)序邏輯電路；第2章是計算機組成原理實(shí)驗，從狀態(tài)機開(kāi)始，依次論述了CPU主要組成部件（運算器、存儲器、微程序控制器和硬布線(xiàn)控制器）的設計與使用；第3章是計算機體系結構實(shí)驗，介紹了3種主流的CPU架構（微程序、硬布線(xiàn)、流水線(xiàn)），并且給出了堆棧及CPU嵌套中斷的硬件實(shí)現方法；后，第4章介紹了8種常用的微型計算機接口，并且分別與第3章中的微程序CPU一起，搭建一個(gè)完整的微型計算機小系統。
《基于Proteus的計算機系統實(shí)驗教程——邏輯、組成原理、體系結構、微機接口》內容全面，方法新穎：《基于Proteus的計算機系統實(shí)驗教程——邏輯、組成原理、體系結構、微機接口》所有實(shí)驗只涉及基本的數字邏輯器件，不需要學(xué)習FPGA及EDA設計的知識；《基于Proteus的計算機系統實(shí)驗教程——邏輯、組成原理、體系結構、微機接口》所有實(shí)驗可以在虛擬仿真工具——Proteus上仿真進(jìn)行，也適用于實(shí)驗箱教學(xué)模式；《基于Proteus的計算機系統實(shí)驗教程——邏輯、組成原理、體系結構、微機接口》所有實(shí)驗都是開(kāi)放式設計，鼓勵學(xué)生自己動(dòng)手設計CPU和計算機系統。
《基于Proteus的計算機系統實(shí)驗教程——邏輯、組成原理、體系結構、微機接口》可作為高等院校計算機、軟件及電子信息等專(zhuān)業(yè)本科生的實(shí)驗教材，也可供計算機硬件愛(ài)好者、創(chuàng )客及工程技術(shù)人員參考使用。

作者簡(jiǎn)介:賴(lài)曉錚，華南理工大學(xué)計算機科學(xué)與工程學(xué)院副教授，碩士生導師，“計算機組成與體系結構”課程負責人，編寫(xiě)教材《計算機組成原理》。主要研究方向：嵌入式系統及物聯(lián)網(wǎng)技術(shù)，承擔國家“863”項目，國家自然科學(xué)基金，廣東省科技計劃項目等多項課題。擅長(cháng)虛擬仿真教學(xué)技術(shù)，具有多年的計算機硬件類(lèi)課程（計算機組成原理、體系結構、嵌入式系統）的實(shí)驗教學(xué)經(jīng)驗。

目錄:出版說(shuō)明
前言
第1章 數字邏輯實(shí)驗
1.1 觸發(fā)器與寄存器實(shí)驗
1.1.1 實(shí)驗概述
1.1.2 總線(xiàn)通路
1.1.3 觸發(fā)器
1.1.4 寄存器
1.1.5 實(shí)驗步驟
1.1.6 思考題
1.2 邏輯門(mén)與算術(shù)電路實(shí)驗
1.2.1 實(shí)驗概述
1.2.2 邏輯門(mén)
1.2.3 算術(shù)電路
1.2.4 串行進(jìn)位加法器
1.2.5 并行進(jìn)位加法器
1.2.6 實(shí)驗步驟
1.2.7 思考題
1.3 組合邏輯電路實(shí)驗
1.3.1 實(shí)驗概述
1.3.2 譯碼器
1.3.3 編碼器
1.3.4 數據選擇器
1.3.5 奇偶校驗電路
1.3.6 實(shí)驗步驟
1.3.7 思考題
1.4 數據比較器和仲裁器電路實(shí)驗
1.4.1 實(shí)驗概述
1.4.2 數據比較器
1.4.3 仲裁器
1.4.4 實(shí)驗步驟
1.4.5 思考題
1.5 時(shí)序邏輯電路實(shí)驗
1.5.1 實(shí)驗概述
1.5.2 計數器原理
1.5.3 異/同步計數器
1.5.4 加法/減法計數器
1.5.5 任意進(jìn)制計數器
1.5.6 電子鐘
1.5.7 實(shí)驗步驟
1.5.8 思考題
第2章 計算機組成原理實(shí)驗
2.1 狀態(tài)機實(shí)驗
2.1.1 實(shí)驗概述
2.1.2 狀態(tài)機原理
2.1.3 環(huán)形計數器
2.1.4 扭環(huán)計數器
2.1.5 狀態(tài)機示例：交通燈
2.1.6 實(shí)驗步驟
2.1.7 思考題
2.2 運算器實(shí)驗
2.2.1 實(shí)驗概述
2.2.2 算術(shù)邏輯運算器74LS181
2.2.3 串行乘法運算
2.2.4 實(shí)驗步驟
2.2.5 思考題
2.3 存儲器實(shí)驗
2.3.1 實(shí)驗概述
2.3.2 存儲器電路
2.3.3 ROM批量導入數據的技巧
2.3.4 實(shí)驗步驟
2.3.5 思考題
2.4 微程序控制器實(shí)驗
2.4.1 實(shí)驗概述
2.4.2 數據通路
2.4.3 微程序原理
2.4.4 微程序控制器
2.4.5 時(shí)序發(fā)生器
2.4.6 實(shí)驗步驟
2.4.7 思考題
2.5 硬布線(xiàn)控制器實(shí)驗
2.5.1 實(shí)驗概述
2.5.2 單周期硬布線(xiàn)控制器
2.5.3 多周期硬布線(xiàn)控制器
2.5.4 實(shí)驗步驟
2.5.5 思考題
第3章 計算機體系結構實(shí)驗
3.1 微程序CPU實(shí)驗
3.1.1 實(shí)驗概述
3.1.2 CPU指令集
3.1.3 微程序CPU架構
3.1.4 時(shí)序電路（CLOCK）
3.1.5 微程序控制器（CONTROLLER）
3.1.6 取指及中斷處理過(guò)程
3.1.7 寄存器及I/O操作指令
3.1.8 存儲器及堆棧操作指令
3.1.9 跳轉系列指令
3.1.10 算術(shù)邏輯運算系列指令
3.1.11 實(shí)驗步驟
3.1.12 思考題
3.2 硬布線(xiàn)CPU實(shí)驗
3.2.1 實(shí)驗概述
3.2.2 硬布線(xiàn)CPU架構
3.2.3 硬布線(xiàn)CPU的控制器
3.2.4 硬布線(xiàn)CPU的狀態(tài)機流程圖
3.2.5 實(shí)驗步驟
3.2.6 思考題
3.3 流水線(xiàn)CPU實(shí)驗
3.3.1 實(shí)驗概述
3.3.2 流水線(xiàn)CPU架構
3.3.3 指令流水線(xiàn)及取指（F）階段
3.3.4 數據通路概述
3.3.5 譯碼（D）階段及“暫?！睓C制
3.3.6 執行（E）階段及“氣泡”機制
3.3.7 寫(xiě)回（W）階段及“旁路”機制
3.3.8 中斷處理過(guò)程及“中斷延遲”機制
3.3.9 流水線(xiàn)相關(guān)問(wèn)題
3.3.10 實(shí)驗步驟
3.3.11 思考題
3.4 嵌套中斷CPU實(shí)驗
3.4.1 實(shí)驗概述
3.4.2 硬布線(xiàn)堆棧電路
3.4.3 基于硬布線(xiàn)堆棧的嵌套中斷CPU
3.4.4 實(shí)驗步驟
3.4.5 思考題
第4章 微機接口實(shí)驗
4.1 I/O接口擴展實(shí)驗
4.1.1 實(shí)驗概述
4.1.2 8255A芯片的結構
4.1.3 8255A芯片的工作方式
4.1.4 “CPU+8255A”微機系統
4.1.5 實(shí)驗步驟
4.1.6 思考題
4.2 定時(shí)器/計數器實(shí)驗
4.2.1 實(shí)驗概述
4.2.2 8253A芯片的結構
4.2.3 8253A芯片的工作方式
4.2.4 “CPU+8253A”微機系統
4.2.5 實(shí)驗步驟
4.2.6 思考題
4.3 串口通信實(shí)驗
4.3.1 實(shí)驗概述
4.3.2 8251A芯片的結構及功能
4.3.3 8251A芯片的工作方式
4.3.4 “CPU+8253A+8251A”微機系統
4.3.5 實(shí)驗步驟
4.3.6 思考題
4.4 模數轉換實(shí)驗
4.4.1 實(shí)驗概述
4.4.2 ADC0809芯片的結構及工作方式
4.4.3 “CPU+ADC0809”微機系統
4.4.4 實(shí)驗步驟
4.4.5 思考題
4.5 數模轉換實(shí)驗
4.5.1 實(shí)驗概述
4.5.2 DAC0832芯片的結構及工作方式
4.5.3 實(shí)驗步驟
4.5.4 思考題
4.6 液晶屏顯示實(shí)驗
4.6.1 實(shí)驗概述
4.6.2 LCD1602液晶芯片的結構
4.6.3 8255芯片的工作方式
4.6.4 “CPU+LCD1602”微機系統
4.6.5 實(shí)驗步驟
4.6.6 思考題
4.7 中斷控制器實(shí)驗
4.7.1 實(shí)驗概述
4.7.2 8259芯片的結構
4.7.3 8259A芯片的工作方式
4.7.4 8259A芯片的命令字
4.7.5 8259A