計算機原理課程設計（第二版）/高等學(xué)校計算機類(lèi)“十二五”規劃教材簡(jiǎn)介，目錄書(shū)摘
2019-11-18 14:23
來(lái)源：京東
作者：京東
計算機原理課程設計（第二版）/高等學(xué)校計算機類(lèi)“十二五”規劃教材
暫無(wú)報價(jià)
2評論
100%好評
編輯推薦:
內容簡(jiǎn)介: 《計算機原理課程設計（第二版）/高等學(xué)校計算機類(lèi)“十二五”規劃教材》系統地講述了CISC、RISC和流水線(xiàn)微處理器的基本概念、設計原理和分析方法，書(shū)中以一個(gè)范例的設計為主線(xiàn)，分別介紹了CISC、RISC和流水線(xiàn)微處理器的設計步驟、基本結構，以及各單元電路的設計方法和相應的VHDL源程序或電路圖。
《計算機原理課程設計（第二版）/高等學(xué)校計算機類(lèi)“十二五”規劃教材》內容豐富、取材先進(jìn)，在闡述基本原理的基礎上，給出了設計方法和實(shí)例，以幫助讀者更好地理解一些比較抽象的概念。書(shū)中綜合運用了“匯編語(yǔ)言程序設計”、“數字邏輯”、“計算機組成原理”、“計算機系統結構”、“VHDL程序設計”等多門(mén)課程的相關(guān)知識，是一本綜合性和實(shí)踐性很強的指導書(shū)。
《計算機原理課程設計（第二版）/高等學(xué)校計算機類(lèi)“十二五”規劃教材》不僅可作為高等院校計算機專(zhuān)業(yè)和控制類(lèi)專(zhuān)業(yè)本科生的教材或有關(guān)專(zhuān)業(yè)研究生的教材，也可作為相關(guān)領(lǐng)域或技術(shù)人員的參考書(shū)。
《計算機原理課程設計（第二版）/高等學(xué)校計算機類(lèi)“十二五”規劃教材》內容豐富、取材先進(jìn)，在闡述基本原理的基礎上，給出了設計方法和實(shí)例，以幫助讀者更好地理解一些比較抽象的概念。書(shū)中綜合運用了“匯編語(yǔ)言程序設計”、“數字邏輯”、“計算機組成原理”、“計算機系統結構”、“VHDL程序設計”等多門(mén)課程的相關(guān)知識，是一本綜合性和實(shí)踐性很強的指導書(shū)。
《計算機原理課程設計（第二版）/高等學(xué)校計算機類(lèi)“十二五”規劃教材》不僅可作為高等院校計算機專(zhuān)業(yè)和控制類(lèi)專(zhuān)業(yè)本科生的教材或有關(guān)專(zhuān)業(yè)研究生的教材，也可作為相關(guān)領(lǐng)域或技術(shù)人員的參考書(shū)。
作者簡(jiǎn)介:
目錄:第1章 微處理器的設計原理
1.1 微處理器的組成和功能
1.2 CISC微處理器設計遵循的一般原則
1.3 微程序控制器的基本原理
1.3.1 控制存儲器
1.3.2 微指令寄存器
1.3.3 地址轉移邏輯電路
1.4 RISC微處理器設計遵循的一般原則
1.5 硬連線(xiàn)控制器的基本原理
1.6 時(shí)序產(chǎn)生器的設計原理
第2章 課程設計的要求、原理及方法
2.1 課程設計的題目和內容
2.1.1 課程設計的題目
2.1.2 課程設計完成的內容
2.2 課程設計的基本要求
2.3 課程設計的具體步驟
2.3.1 完成系統的總體設計
2.3.2 設計控制器的邏輯結構框圖
2.3.3 設計機器指令格式和指令系統
2.3.4 設計時(shí)序產(chǎn)生器電路
2.3.5 設計微程序流程圖或CPU操作流程圖
2.3.6 設計操作控制器單元
2.3.7 設計單元電路
2.3.8 編寫(xiě)匯編語(yǔ)言源程序
2.3.9 將匯編語(yǔ)言源程序轉換成機器語(yǔ)言源程序
2.3.10 其它操作
2.4 考核方式
第3章 CISC／RlSC模型機系統的單元電路
3.1 運算器和程序狀態(tài)字單元
3.1.1 ALU單元
3.1.2 程序狀態(tài)字單元
3.1.3 暫存寄存器單元
3.2 通用寄存器單元
3.3 1：2分配器單元
3.4 5選l數據選擇器單元
3.5 4選l數據選擇器單元
3.6 程序計數器單元
3.7 地址寄存器單元
3.8 主存儲器單元
3.8.1 ROM芯片的設計
3.8.2 RAM芯片的設計
3.9 指令寄存器單元
3.10 時(shí)序產(chǎn)生器單元
3.10.1 CISC模型機的時(shí)序產(chǎn)生器
3.10.2 采用定長(cháng)CPU周期RISC模型機的時(shí)序產(chǎn)生器
3.10.3 采用變長(cháng)CPU周期RISC模型機的時(shí)序產(chǎn)生器
3.11 操作控制器單元
3.11.1 微程序控制器單元
3.11.2 硬連線(xiàn)控制器（采用定長(cháng)CPU周期）
3.11.3 硬連線(xiàn)控制器（采用變長(cháng)CPU周期）
3.12 頂層電路單元
3.12.1 CISC模型機的項層電路單元（范例）
3.12.2 采用定長(cháng)CPIJ周期的RISC模型機的頂層電路單元（范例）
3.12.3 采用變長(cháng)CPIJ周期的RISC模型機的頂層電路單元（范例）
3.13 輸入／輸出設備
3.14 功能仿真和時(shí)序仿真
3.14.1 CISC模型機上的仿真波形
3.14.2 采用定長(cháng)CPU周期的RISC模型機上的仿真波形
3.14.3 采用變長(cháng)CPU周期的RISC模型機上的仿真波形
第4章 流水線(xiàn)微處理器設計技術(shù)
4.1 流水線(xiàn)的工作原理
4.1.1 流水線(xiàn)的工作原理
4.1.2 相關(guān)問(wèn)題及解決方法
4.2 流水線(xiàn)微處理器設計
4.2.1 流水線(xiàn)微處理器的總體框架設計
4.2.2 流水線(xiàn)微處理器的設計流程
4.3 流水線(xiàn)微處理器設計采用的關(guān)鍵技術(shù)
4.3.1 定長(cháng)的指令格式
4.3.2 流水線(xiàn)結構和操作控制時(shí)序
4.3.3 以運算器作為CPU內部數據流動(dòng)的中心
4.3.4 數據相關(guān)及解決方法
4.3.5 控制相關(guān)及解決方法
4.3.6 等長(cháng)的指令解釋時(shí)間
第5章 流水線(xiàn)微處理器單元電路設計
5.1 運算器和程序狀態(tài)字單元
5.1.1 ALU單元
5.1.2 程序狀態(tài)字單元
5.1.3 累加器和暫存寄存器單元
5.2 通用寄存器組單元
5.3 程序計數器單元
5.4 主存儲器單元
5.5 指令寄存器單元
5.6 相關(guān)性檢查及解決電路單元
5.7 操作控制器單元
5.8 頂層電路單元
5.9 數據暫存器單元
5.10 輸出數據暫存器單元
5.11 數據選擇器單元
5.11.1 3選l數據選擇器單元MUX3
5.11.2 2選l數據選擇器單元MUX2
5.11.3 2選l數據選擇器單元MUX2IN
5.12 輸入/輸出設備
5.13 功能仿真和時(shí)序仿真
第6章 MAX+plus Ⅱ開(kāi)發(fā)系統
6.1 MAX+plus Ⅱ系統運行環(huán)境及軟件安裝
6.1.1 概述
6.1.2 軟件安裝
6.2 MAX+plus Ⅱ工作環(huán)境
6.2.1 MAX+plus Ⅱ管理器
6.2.2 層次顯示器
6.2.3 圖形編輯器
6.2.4 圖元編輯器
6.2.5 文本編輯器
6.2.6 波形編輯器
6.2.7 編譯器
6.2.8 仿真器
6.2.9 編程器
6.3 MAX+plus II開(kāi)發(fā)流程
6.3.1 設計輸入
6.3.2 編譯處理與仿真
6.3.3 器件編程
附錄 采用三數據總線(xiàn)結構運算器進(jìn)行模型機設計的關(guān)鍵技術(shù)
參考文獻
1.1 微處理器的組成和功能
1.2 CISC微處理器設計遵循的一般原則
1.3 微程序控制器的基本原理
1.3.1 控制存儲器
1.3.2 微指令寄存器
1.3.3 地址轉移邏輯電路
1.4 RISC微處理器設計遵循的一般原則
1.5 硬連線(xiàn)控制器的基本原理
1.6 時(shí)序產(chǎn)生器的設計原理
第2章 課程設計的要求、原理及方法
2.1 課程設計的題目和內容
2.1.1 課程設計的題目
2.1.2 課程設計完成的內容
2.2 課程設計的基本要求
2.3 課程設計的具體步驟
2.3.1 完成系統的總體設計
2.3.2 設計控制器的邏輯結構框圖
2.3.3 設計機器指令格式和指令系統
2.3.4 設計時(shí)序產(chǎn)生器電路
2.3.5 設計微程序流程圖或CPU操作流程圖
2.3.6 設計操作控制器單元
2.3.7 設計單元電路
2.3.8 編寫(xiě)匯編語(yǔ)言源程序
2.3.9 將匯編語(yǔ)言源程序轉換成機器語(yǔ)言源程序
2.3.10 其它操作
2.4 考核方式
第3章 CISC／RlSC模型機系統的單元電路
3.1 運算器和程序狀態(tài)字單元
3.1.1 ALU單元
3.1.2 程序狀態(tài)字單元
3.1.3 暫存寄存器單元
3.2 通用寄存器單元
3.3 1：2分配器單元
3.4 5選l數據選擇器單元
3.5 4選l數據選擇器單元
3.6 程序計數器單元
3.7 地址寄存器單元
3.8 主存儲器單元
3.8.1 ROM芯片的設計
3.8.2 RAM芯片的設計
3.9 指令寄存器單元
3.10 時(shí)序產(chǎn)生器單元
3.10.1 CISC模型機的時(shí)序產(chǎn)生器
3.10.2 采用定長(cháng)CPU周期RISC模型機的時(shí)序產(chǎn)生器
3.10.3 采用變長(cháng)CPU周期RISC模型機的時(shí)序產(chǎn)生器
3.11 操作控制器單元
3.11.1 微程序控制器單元
3.11.2 硬連線(xiàn)控制器（采用定長(cháng)CPU周期）
3.11.3 硬連線(xiàn)控制器（采用變長(cháng)CPU周期）
3.12 頂層電路單元
3.12.1 CISC模型機的項層電路單元（范例）
3.12.2 采用定長(cháng)CPIJ周期的RISC模型機的頂層電路單元（范例）
3.12.3 采用變長(cháng)CPIJ周期的RISC模型機的頂層電路單元（范例）
3.13 輸入／輸出設備
3.14 功能仿真和時(shí)序仿真
3.14.1 CISC模型機上的仿真波形
3.14.2 采用定長(cháng)CPU周期的RISC模型機上的仿真波形
3.14.3 采用變長(cháng)CPU周期的RISC模型機上的仿真波形
第4章 流水線(xiàn)微處理器設計技術(shù)
4.1 流水線(xiàn)的工作原理
4.1.1 流水線(xiàn)的工作原理
4.1.2 相關(guān)問(wèn)題及解決方法
4.2 流水線(xiàn)微處理器設計
4.2.1 流水線(xiàn)微處理器的總體框架設計
4.2.2 流水線(xiàn)微處理器的設計流程
4.3 流水線(xiàn)微處理器設計采用的關(guān)鍵技術(shù)
4.3.1 定長(cháng)的指令格式
4.3.2 流水線(xiàn)結構和操作控制時(shí)序
4.3.3 以運算器作為CPU內部數據流動(dòng)的中心
4.3.4 數據相關(guān)及解決方法
4.3.5 控制相關(guān)及解決方法
4.3.6 等長(cháng)的指令解釋時(shí)間
第5章 流水線(xiàn)微處理器單元電路設計
5.1 運算器和程序狀態(tài)字單元
5.1.1 ALU單元
5.1.2 程序狀態(tài)字單元
5.1.3 累加器和暫存寄存器單元
5.2 通用寄存器組單元
5.3 程序計數器單元
5.4 主存儲器單元
5.5 指令寄存器單元
5.6 相關(guān)性檢查及解決電路單元
5.7 操作控制器單元
5.8 頂層電路單元
5.9 數據暫存器單元
5.10 輸出數據暫存器單元
5.11 數據選擇器單元
5.11.1 3選l數據選擇器單元MUX3
5.11.2 2選l數據選擇器單元MUX2
5.11.3 2選l數據選擇器單元MUX2IN
5.12 輸入/輸出設備
5.13 功能仿真和時(shí)序仿真
第6章 MAX+plus Ⅱ開(kāi)發(fā)系統
6.1 MAX+plus Ⅱ系統運行環(huán)境及軟件安裝
6.1.1 概述
6.1.2 軟件安裝
6.2 MAX+plus Ⅱ工作環(huán)境
6.2.1 MAX+plus Ⅱ管理器
6.2.2 層次顯示器
6.2.3 圖形編輯器
6.2.4 圖元編輯器
6.2.5 文本編輯器
6.2.6 波形編輯器
6.2.7 編譯器
6.2.8 仿真器
6.2.9 編程器
6.3 MAX+plus II開(kāi)發(fā)流程
6.3.1 設計輸入
6.3.2 編譯處理與仿真
6.3.3 器件編程
附錄 采用三數據總線(xiàn)結構運算器進(jìn)行模型機設計的關(guān)鍵技術(shù)
參考文獻
熱門(mén)推薦文章
相關(guān)優(yōu)評榜
1
杰士派
相關(guān)排行榜
相關(guān)產(chǎn)品
1
高等代數藍以中
3
世紀寶華
5
針灸推拿
7
自然地理
9
華為路由器應用
10
永山愛(ài)150p
11
數字通信第五版
12
大中家電山東
13
強叔侃墻
14
mtk芯片大全
16
大傳媒時(shí)代
17
電視相親節目
18
高等趨勢
19
漢代體育
20
法理學(xué)教材
21
電子測量與儀器
22
京公網(wǎng)安備 11000002000088號
