計算機組成與系統結構（第2版）/21世紀大學(xué)本科計算機專(zhuān)業(yè)系列教材簡(jiǎn)介，目錄書(shū)摘

編輯推薦:

內容簡(jiǎn)介:　　《計算機組成與系統結構（第2版）/21世紀大學(xué)本科計算機專(zhuān)業(yè)系列教材》主要介紹計算機組成與系統結構涉及的相關(guān)概念、理論和技術(shù)內容，主要包括指令集體系結構、數據的表示和存儲，以及實(shí)現指令集體系結構的計算機各部件的內部工作原理、組成結構及其相互連接關(guān)系。全書(shū)共9章：第1章對計算機系統及其性能評價(jià)進(jìn)行概述性介紹，第2.3章主要介紹數據的機器級表示、運算以及運算部件的結構與設計，第4～6章介紹指令系統以及各種CPU設計技術(shù)，第7章主要介紹包含主存、cache和虛擬存儲器在內的存儲器分層體系結構，第8章介紹總線(xiàn)互連以及輸入輸出系統，第9章介紹并行處理計算系統的基本硬件結構和并行程序設計編程模型。

作者簡(jiǎn)介:

目錄:第1章 計算機系統概述
1．1 計算機的發(fā)展歷程
1．1．1 通用電子計算機的誕生
1．1．2 第一代計算機
1．1．3 第二代計算機
1．1．4 第三代計算機
1．1．5 第四代計算機
1．2 計算機系統的基本組成
1．2．1 計算機硬件
1．2．2 計算機軟件
1．3 計算機系統的層次結構
1．3．1 計算機系統抽象層的轉換
1．3．2 計算機系統的不同用戶(hù)
1．4 程序開(kāi)發(fā)與執行過(guò)程
1．4．1 從源程序到可執行程序
1．4．2 可執行文件的啟動(dòng)和執行
1．4．3 程序與指令的關(guān)系
1．4．4 指令的執行過(guò)程
1．5 計算機系統性能評價(jià)
1．5．1 計算機性能的定義
1．5．2 計算機性能的測試
1．5．3 用指令執行速度進(jìn)行性能評估
1．5．4 用基準程序進(jìn)行性能評估
1．6 本章小結
習題

第2章 數據的機器級表示
2．1 數制和編碼
2．1．1 信息的二進(jìn)制編碼
2．1．2 進(jìn)位記數制
2．1．3 定點(diǎn)與浮點(diǎn)表示
2．1．4 定點(diǎn)數的編碼表示
2．2 整數的表示
2．2．1 無(wú)符號整數的表示
2．2．2 帶符號整數的表示
2．2．3 C語(yǔ)言中的整數類(lèi)型
2．3 實(shí)數的表示
2．3．1 浮點(diǎn)數的表示格式
2．3．2 浮點(diǎn)數的規格化
2．3．3 IEEE754浮點(diǎn)數標準
2．3．4 C語(yǔ)言中的浮點(diǎn)數類(lèi)型
2．4 十進(jìn)制數的表示
2．4．1 用ASCII碼字符表示
2．4．2 用BCD碼表示
2．5 非數值數據的編碼表示
2．5．1 邏輯值
2．5．2 西文字符
2．5．3 漢字字符
2．6 數據的寬度和存儲
2．6．1 數據的寬度和單位
2．6．2 數據的存儲和排列順序
2．7 數據校驗碼
2．7．1 奇偶校驗碼
2．7．2 海明校驗碼
2．7．3 循環(huán)冗余校驗碼
2．8 本章小結
習題

第3章 運算方法和運算部件
3．1 高級語(yǔ)言和機器指令中的運算
3．1．1 C程序中涉及的運算
3．1．2 MIPS指令中涉及的運算
3．2 基本運算部件
3．2．1 串行進(jìn)位加法器
3．2．2 并行進(jìn)位加法器
3．2．3 帶標志加法器
3．2．4 算術(shù)邏輯部件
3．3 定點(diǎn)數運算
3．3．1 補碼加減運算
3．3．2 原碼加減運算
3．3．3 移碼加減運算
3．3．4 原碼乘法運算
3．3．5 補碼乘法運算
3．3．6 快速乘法器
3．3．7 原碼除法運算
3．3．8 補碼除法運算
3．4 浮點(diǎn)數運算
3．4．1 浮點(diǎn)數加減運算
3．4．2 浮點(diǎn)數乘除運算
3．5 運算部件的組成
3．5．1 定點(diǎn)運算部件
3．5．2 浮點(diǎn)運算部件
3．6 本章小結
習題

第4章 指令系統
4．1 指令格式設計
4．1．1 指令地址碼的個(gè)數
4．1．2 指令格式設計原則
4．2 指令系統設計
4．2．1 基本設計問(wèn)題
4．2．2 操作數類(lèi)型
4．2．3 尋址方式
4．2．4 操作類(lèi)型
4．2．5 操作碼編碼
4．2．6 標志信息的生成與使用
4．2．7 指令系統設計風(fēng)格
4．3 指令系統實(shí)例“
4．3．1 IA-32指令系統
4．3．2 ARM指令系統
4．4 程序的機器級表示
4．4．1 MIPS匯編語(yǔ)言和機器語(yǔ)言
4．4．2 選擇結構的機器代碼表示
4．4．3 循環(huán)結構的機器代碼表示
4．4．4 過(guò)程調用的機器代碼表示
4．5 本章小結
習題

第5章 中央處理器
5．1 CPU概述
5．1．1 指令執行過(guò)程
5．1．2 CPU的基本功能和基本組成
5．1．3 數據通路的基本結構
5．2 單周期處理器設計
5．2．1 指令功能的描述
5．2．2 數據通路的設計
5．2．3 控制邏輯單元的設計
5．2．4 時(shí)鐘周期的確定
5．3 多周期處理器設計
5．3．1 信號競爭問(wèn)題
5．3．2 指令執行狀態(tài)分析
5．3．3 硬連線(xiàn)路控制器設計
5．4 微程序控制器設計
5．4．1 微程序控制器的結構
5．4．2 微命令編碼
5．4．3 微指令地址的確定
5．5 異常和中斷處理
5．5．1 基本概念
5．5．2 異常處理過(guò)程
5．5．3 帶異常處理的處理器設計
5．6 本章小結
習題

第6章 指令流水線(xiàn)
6．1 流水線(xiàn)概述
6．1．1 流水線(xiàn)的執行效率
6．1．2 適合流水線(xiàn)的指令集特征
6．2 流水線(xiàn)處理器的實(shí)現
6．2．1 每條指令的流水段分析
6．2．2 流水線(xiàn)數據通路的設計
6．2．3 流水線(xiàn)控制器的設計
6．3 流水線(xiàn)冒險及其處理
6．3．1 結構冒險
6．3．2 數據冒險
6．3．3 控制冒險
6．4 高級流水線(xiàn)技術(shù)
6．4．1 靜態(tài)多發(fā)射處理器
6．4．2 動(dòng)態(tài)多發(fā)射處理器
6．4．3 Pentium4處理器的流水線(xiàn)結構
6．5 本章小結
習題
……
第7章 存儲器分層體系結構
第8章 互連及輸入輸出組織
第9章 并行處理系統
參考文獻