數字電路EDA設計（第2版）簡(jiǎn)介，目錄書(shū)摘

內容簡(jiǎn)介:

　　顧斌，劉磊等主編的《數字電路EDA設計（第2版）》以提高高校學(xué)生的數字電子系統工程設計能力為宗旨，對EDA技術(shù)基本知識、可編程邏輯器件的原理、硬件描述語(yǔ)言及其編程方法和數字電路EDA設計方法作了系統介紹。本書(shū)的特點(diǎn)是語(yǔ)言精練，實(shí)例豐富，深入淺出，注重實(shí)用，適合廣大高職院校學(xué)生的特點(diǎn)和教學(xué)改革方向。
　　《數字電路EDA設計（第2版）》共分6章，第1章為緒論，介紹EDA技術(shù)的基本知識；第2章以國內市場(chǎng)占有率最高的兩類(lèi)芯片，即Altera公司和Xilinx公司的典型芯片為例，介紹了CPLD與FPGA的基本原理；第3章介紹數字電路EDA開(kāi)發(fā)工具，包含目前業(yè)界常用的工具軟件ModelSim與Quartus Ⅱ的使用，以及二者聯(lián)合使用的方法；第4章介紹了VHDL基本語(yǔ)法，并以具體實(shí)例解析VHDL的編程思想。第5章介紹基本邏輯電路的EDA實(shí)現方法，從語(yǔ)言編程、軟件仿真、硬件驗證三大步驟，對各類(lèi)基本邏輯電路的EDA實(shí)現方法作了詳細的闡述；第6章是典型數字系統設計，通過(guò)豐富實(shí)用的典型案例介紹多種數字系統的設計方法。
　　《數字電路EDA設計（第2版）》可作為高等職業(yè)院校電子類(lèi)、通信類(lèi)、電氣類(lèi)、計算機技術(shù)類(lèi)等工科專(zhuān)業(yè)學(xué)生的數字邏輯電路、VHDL程序設計、EDA技術(shù)等相關(guān)課程的。

目錄:第1章 緒論
1.1 概述
1.2 EDA技術(shù)的應用領(lǐng)域
1.3 EDA的設計步驟
1.4 TPOP-DOWN設計方法
1.5 硬件描述語(yǔ)言
1.5.1 ABEL-HDL
1.5.2 Verilog-HDL
1.5.3 VHDL
1.5.4 Verilog-HDL和VHDL的比較
1.6 可編程邏輯器件開(kāi)發(fā)工具
1.6.1 ispLEVER
1.6.2 ISE
1.6.3 Quartus Ⅱ
1.7 IP核概述
第2章 CPLD、FPGA芯片結構
2.1 Altera公司CPLD芯片
2.1.1 概述
2.1.2 功能描述
2.1.3 邏輯陣列塊
2.1.4 用戶(hù)Flash存儲區
2.2 Xilinx公司Virtex-5系列FPGA
2.2.1 概述
2.2.2 可配置邏輯塊CLB
2.2.3 輸入輸出模塊IOB
2.2.4 Block RAM
習題
第3章 數字電路EDA開(kāi)發(fā)工具
3.1 ModelSim的設計過(guò)程
3.1.1 新建工程與源文件
3.1.2 ModelSim仿真
3.2 Quartus Ⅱ的設計過(guò)程
3.2.1 設計輸入
3.2.2 編譯
3.2.3 編譯前的約束設置
3.2.4 仿真前的參數設置
3.2.5 仿真
3.2.6 引腳分配
3.3 Quartus Ⅱ與ModelSim聯(lián)合仿真
3.3.1 存儲器初始化文件
3.3.2 MegaWizard Plus-In Manager定制ROM
3.3.3 Quartus Ⅱ與ModelSim聯(lián)合仿真
習題
第4章 VHDL語(yǔ)言
4.1 VHDL概述
4.1.1 VHDL的特點(diǎn)
4.1.2 VHDL語(yǔ)言的程序結構
4.1.3 VHDL程序的一般結構
4.2 實(shí)體定義相關(guān)語(yǔ)句
4.2.1 類(lèi)屬參數說(shuō)明語(yǔ)句
4.2.2 端口說(shuō)明語(yǔ)句
4.3 結構體及子結構語(yǔ)句
4.3.1 結構體的格式及構造
4.3.2 子結構之塊(BLOCK)語(yǔ)句結構
4.3.3 子結構之進(jìn)程(PROCESS)語(yǔ)句結構
4.3.4 子結構之子程序FUNCTION語(yǔ)句結構
4.3.5 子結構之子程序PROCEDURE語(yǔ)句結構
4.4 程序包、庫及配置
4.4.1 程序包
4.4.2 庫
4.4.3 配置
4.5 VHDL的并行語(yǔ)句
4.5.1 簡(jiǎn)單信號賦值語(yǔ)句
4.5.2 選擇信號賦值語(yǔ)句
4.5.3 條件信號賦值語(yǔ)句
4.5.4 元件例化語(yǔ)句
4.5.5 生成語(yǔ)句
4.6 VHDL中的順序語(yǔ)句
4.6.1 順序賦值語(yǔ)句
4.6.2 IF語(yǔ)句
4.6.3 CASE語(yǔ)句
4.6.4 WAIT語(yǔ)句
4.6.5 LOOP語(yǔ)句
4.7 VHDL語(yǔ)言的客體及其分類(lèi)
4.7.1 常數
4.7.2 變量
4.7.3 信號
4.8 VHDL語(yǔ)言的標準數據類(lèi)型
4.8.1 位
4.8.2 位矢量
4.8.3 布爾量
4.8.4 整數
4.8.5 實(shí)數
4.8.6 字符
4.8.7 字符串
4.8.8 時(shí)間
4.8.9 錯誤等級
4.9 VHDL用戶(hù)定義的數據類(lèi)型
4.9.1 枚舉類(lèi)型
4.9.2 整數類(lèi)型
4.9.3 數組
4.9.4 用戶(hù)自定義子類(lèi)型
4.10 VHDI語(yǔ)言的運算操作符
4.10.1 邏輯運算符
4.10.2 算術(shù)運算符
4.10.3 關(guān)系運算符
習題
第5章 基本數字電路的EDA實(shí)現
5.1 基本門(mén)電路的設計
5.2 觸發(fā)器的設計
5.3 編碼器的設計
5.3.1 BCD編碼器
5.3.2 格雷碼編碼器
5.4 譯碼器的設計
5.4.1 二進(jìn)制譯碼器
5.4.2 數碼顯示譯碼器
5.5 計數器的設計
5.5.1 帶使能、清零、預置功能的計數器
5.5.2 可逆計數器
5.5.3 進(jìn)制計數器
5.6 移位寄存器的設計
5.6.1 串入串出移位寄存器
5.6.2 同步預置串行輸出移位寄存器
5.6.3 循環(huán)移位寄存器
5.6.4 雙向移位寄存器
5.7 有限狀態(tài)機的設計
5.7.1 莫爾型狀態(tài)機
5.7.2 米里型狀態(tài)機
5.7.3 Quartus Ⅱ觀(guān)察狀態(tài)轉換圖
習題
第6章 典型數字系統設計
6.1 分頻電路
6.1.1 偶數分頻
6.1.2 奇數分頻
6.1.3 X.5分頻
6.1.4 6.5分頻器的硬件驗證
6.2 交通燈控制器
6.2.1 交通燈控制器的功能描述
6.2.2 交通燈控制器的實(shí)現
6.2.3 交通燈控制器的VHDL程序
6.2.4 交通燈控制器的硬件驗證
6.3 數字頻率計
6.3.1 測頻原理
6.3.2 頻率計的組成結構分析
6.3.3 頻率計的VHDL程序
6.3.4 頻率計的仿真結果
6.3.5 頻率計的硬件驗證
6.4 實(shí)用數字鐘電路
6.4.1 分頻模塊
6.4.2 時(shí)鐘產(chǎn)生模塊
6.4.3 數碼管顯示驅動(dòng)模塊
6.4.4 數字鐘的硬件驗證
6.5 LCD接口控制電路
6.5.1 1602字符LCM的內部存儲器
6.5.2 1602字符LCM的引腳
6.5.3 1602 LCM指令系統
6.5.4 1602 LCM控制過(guò)程
6.5.5 1602顯示的硬件驗證
6.6 串口通信
6.6.1 異步串口數據傳送格式
6.6.2 用VHDL描述RS-232C串口
6.6.3 串口通信的VHDL程序仿真結果
6.6.4 串口通信的硬件驗證
6.7 2FSK信號產(chǎn)生器
6.7.1 FSK基本原理
6.7.2 2FSK信號產(chǎn)生器
6.7.3 2FSK信號產(chǎn)生器的VHDL描述
6.7.4 2FSK的仿真結果
6.7.5 2FSK的硬件驗證
習題
附錄一 實(shí)驗電路板結構圖
附錄二 實(shí)驗板電氣原理圖
附錄三 實(shí)驗板EPM240管腳定義表
參考文獻