32位微機原理及接口技術(shù)簡(jiǎn)介，目錄書(shū)摘

編輯推薦:

內容簡(jiǎn)介:

本書(shū)基于Intel 80X86/Pentium系列微型計算機系統，緊密結合專(zhuān)業(yè)基礎課程的特點(diǎn)和要求，介紹了微型計算機的組成結構、工作原理、指令系統、存儲器、總線(xiàn)及接口技術(shù)等內容，使讀者能從應用的角度出發(fā)掌握微型計算機系統的工作原理、接口技術(shù)和匯編語(yǔ)言程序設計方法，并在此基礎上具備軟、硬件開(kāi)發(fā)能力。

本書(shū)可作為高等院校的本科生教材，也可作為工程技術(shù)人員自學(xué)微型計算機知識的參考書(shū)。

作者簡(jiǎn)介:

目錄:第1章 微型計算機基礎
1.1 微型計算機的發(fā)展及分類(lèi)
1.2 微型計算機的體系結構及性能指標
1.2.1 微型計算機的硬件系統
1.2.2 微型計算機的軟件系統
1.2.3 微型計算機中指令執行的基本流程
1.2.4 微型計算機的技術(shù)指標
1.3 計算機中的數據信息
1.3.1 計算機中的數制
1.3.2 不同數制之間的轉換
1.3.3 計算機中定點(diǎn)數的格式
1.3.4 計算機中實(shí)數的表示
1.3.5 計算機中的編碼
習題

第2章 微處理器
2.1 微處理器的編程結構
2.1.1 微處理器的程序設計模型
2.112 微處理器的工作模式
2.1.3 實(shí)地址模式下的存儲器分段尋址
2.2 Inte18086微處理器
2.2.18086CPU的內部結構
2.2.28086的引腳信號和功能
2.3 Inte180X86及Pentium系列微處理器
2.3.1 Inte180X86系列微處理器
2.3.2 Pentium微處理器
2.3.3 Pentiure系列微處理器
習題

第3章 指令系統
3.1 概述
3.1.1 指令的格式
3.1.2 指令的編碼格式
3.2 尋址方式
3.2.1 指令的尋址方式
3.2.2 操作數的尋址方式
3.3 8086指令系統
3.3.1 數據傳送指令
3.3.2 算術(shù)運算指令
3.3.3 邏輯運算與移位類(lèi)指令
3.3.4 串操作指令
3.3.5 控制轉移指令
3.3.6 處理器控制指令
習題

第4章 匯編語(yǔ)言程序設計
4.1 概述
4.1.1 計算機語(yǔ)言的分類(lèi)
4.1.2 匯編語(yǔ)言程序的格式
4.2 匯編語(yǔ)言的程序格式及匯編語(yǔ)句的分類(lèi)與格式
4.2.1 匯編語(yǔ)言的程序格式
4.2.2 匯編語(yǔ)句的分類(lèi)與格式
4.3 偽指令
4.3.1 處理器定義偽指令
4.3.2 模式定義偽指令
4.3.3 段定義偽指令
4.3.4 數據定義偽指令
4.3.5 符號定義偽指令
4.3.6 過(guò)程定義偽指令
4.3.7 程序計數器與定位偽指令
4.3.8 模塊定義與結束偽指令
4.4 宏指令
4.5 匯編語(yǔ)言程序設計
4.5.1 順序結構程序設計
4.5.2 分支結構程序設計
4.5.3 循環(huán)程序設計
4.5.4 過(guò)程設計與調用
4.6 DOS和BISO系統功能調用
4.6.1 DOS系統功能調用
4.6.2 BIOS系統功能調用
4.7 匯編語(yǔ)言與C語(yǔ)言混合編程
4.7.1 嵌入匯編
4.7.2 C語(yǔ)言調用匯編子程序
習題

第5章 存儲器
5.1 存儲器概述
5.1.1 存儲器的層次化結構
5.1.2 半導體存儲器的引腳定義
5.1.3 主存儲器的性能指標
5.2 半導體存儲器
5.2.1 半導體隨機讀寫(xiě)存儲器RAM
5.2.2 高集成度sDRAM
5.2.3 半導體只讀存儲器ROM
5.3 半導體存儲器接口
5.3.1 存儲器與CPU的連接
5.3.2 存儲芯片的擴展
5.3.3 存儲器的地址譯碼
5.3.4 8086的存儲器組織
5.3.5 動(dòng)態(tài)RAM的連接
5.4 32位微型計算機存儲技術(shù)
5.4.1 32位微型計算機的存儲器接口
5.4.2 高速緩沖存儲器Cache
5.4.3 虛擬存儲器
習題

第6章 微型計算機接口與總線(xiàn)技術(shù)
6.1 輸入/輸出接口概述
6.1.1 I/O接口的基本功能
6.1.2 I/O接口的基本結構
6.1.3 I/O端口的編址方式
6.1.4 I/O端口的地址譯碼
6.1.5 I/O指令
6.2 I/O接口的數據傳送方式
6.2.1 無(wú)條件傳送方式
6.2.2 查詢(xún)式傳送方式
6.2.3 中斷式傳送方式
6.2.4 直接存儲器存?。―MA）方式
6.3 微型計算機總線(xiàn)概念
6.3.1 總線(xiàn)的定義
6.3.2 總線(xiàn)特性及性能指標
6.3.3 總線(xiàn)的分類(lèi)
6.3.4 總線(xiàn)的結構
6.3.5 層次化的PC總線(xiàn)結構及總線(xiàn)橋
6.4 微型計算機總線(xiàn)的時(shí)序
6.4.1 總線(xiàn)操作相關(guān)概念
6.4.2 存儲器寫(xiě)操作時(shí)序
6.4.3 存儲器讀總線(xiàn)周期
6.5 微型計算機的總線(xiàn)標準及最新總線(xiàn)技術(shù)
6.5.1 ISA總線(xiàn)
6.5.2 EISA總線(xiàn)
6.5.3 PCI總線(xiàn)
6.5.4 PCIExpress總線(xiàn)
6.5.5 AGP總線(xiàn)
6.5.6 USB總線(xiàn)
6.5.7 高速總線(xiàn)接口IEEE1394
習題

第7章 中斷系統
7.1 中斷概述
7.1.1 中斷的基本概念
7.1.2 中斷源
7.1.3 中斷處理過(guò)程
7.1.4 中斷優(yōu)先級與中斷嵌套
7.1.5 中斷向量與中斷向量表
7.2 80X86中斷系統
7.2.1 80X86中斷管理
7.2.2 8086/8088中斷處理過(guò)程
7.3 可編程中斷控制器8259A
7.3.1 8259A概述
7.3.2 8259A的外特性
7.3.3 8259A的內部結構
7.3.4 8259A的工作方式
7.3.5 8259A的編程命令
7.3.6 8259A在微機系統中對中斷管理的功能總結
7.4 8259A在32位微機中的應用
習題

第8章 可編程接口技術(shù)
8.1 并行通信接口8255A
8.1.1 并行通信概述
8.1.2 8255A的內部結構與引腳定義
8.1.3 8255A的編程命令
8.1.4 8255A的工作方式
8.1.5 8255A應用舉例
8.2 可編程定時(shí)計數器8253
8.2.1 8253的主要功能
8.2.2 8253的外部引腳與內部結構
8.2.3 8253的編程
8.2.4 8253的工作方式
8.2.5 8253應用舉例
8.3 串行通信接口8251A
8.3.1 串行通信概述
8.3.2 可編程串行通信接口芯片8251A
8.3.3 8251A的控制字及初始化
8.3.4 8251A應用舉例
8.4 DMA控制器8237A
8.4.1 DMA控制器概述
8.4.2 8237A的內部結構與引腳功能
8.4.3 8237A的工作方式及初始化編程
8.4.4 8237A應用舉例
習題

第9章 模擬量的輸入/輸出
9.1 模擬接口的組成
9.1.1 模/數轉換通道的組成
9.1.2 數/模轉換通道的組成
9.2 模/數轉換器及接口
9.2.1 模/數轉換器的主要技術(shù)指標
9.2.2 可編程A/D轉換器ADC0809
9.2.3 ADC0809與微處理器的接口
9.3 數/模轉換器及接口
9.3.1 數/模轉換器的主要技術(shù)指標
9.3.2 可編程D/A轉換器DAC1210
9.3.3 DAC1210與微處理器的接口
9.4 模擬量輸入/輸出綜合舉例
習題

第10章 高性能微型計算機系統的先進(jìn)技術(shù)
10.1 高性能微處理器采用的先進(jìn)技術(shù)
10.2 高性能多核微處理器舉例
10.2.1 IntelCore系列微處理器
10.2.2 第六代Core微處理器的架構
10.2.3 第六代Core微處理器的技術(shù)特點(diǎn)
10.3 現代PC主板典型結構
10.3.1 芯片組及橋式芯片
10.3.2 CorePc主板結構
10.3.3 Skylake平臺I/O組織結構及芯片組
習題
附錄1 8086常用指令表
附錄2 DOS功能調用（INT21H）表
附錄3 BIOS中斷調用表
附錄4 DEBUG常用命令
參考文獻