基于FPGA的嵌入式系統設計：Altera SoC FPGA（第二版）簡(jiǎn)介，目錄書(shū)摘

編輯推薦:

內容簡(jiǎn)介:

　　《基于FPGA的嵌入式系統設計：Altera SoC FPGA（第二版）》全面介紹基于A(yíng)ltera Nios II軟核和ARM Cortex—A9硬核的嵌入式系統軟硬件設計開(kāi)發(fā)技術(shù)，共分為九章，主要內容包括：基于SoC FPGA的嵌入式系統設計概述，Altera SoC FPGA系列器件簡(jiǎn)介，Quartus II EDA開(kāi)發(fā)工具應用，Qsys系統開(kāi)發(fā)工具，Nios II EDS嵌入式處理器設計，基于Qsys的HPS模型設計，基于SoC EDS的嵌入式系統設計，基于A(yíng)RM SoC FPGA的DSP設計，OpenCL入門(mén)與應用?！痘贔PGA的嵌入式系統設計：Altera SoC FPGA（第二版）》內容豐富，取材新穎，可以作為高等院校電子類(lèi)和通信類(lèi)各專(zhuān)業(yè)本科生、研究生EDA課程的教材，也可以作為相關(guān)專(zhuān)業(yè)工程技術(shù)人員的參考書(shū)。

作者簡(jiǎn)介:

目錄:）第1章 基于SoCFPGA的嵌入式系統設計概述
1．1 SoC嵌入式設計的挑戰與機遇
1．2 Altera提供的解決方案匯集
1．2．1 器件系列
1．2．2 設計軟件工具及嵌入式處理器
1．2．3 可以使用的IP功能
1．2．4 SoCFPGA開(kāi)發(fā)套件簡(jiǎn)介

第2章 AlteraSoCFPGA系列器件簡(jiǎn)介
2．1 SoCFPGA簡(jiǎn)介
2．2 CycloneV器件
2．3 ArriaV器件

第3章 QuartusIIEDA開(kāi)發(fā)工具應用
3．1 現代數字系統設計方法簡(jiǎn)介
3．1．1 圖形用戶(hù)界面設計方法
3．1．2 EDA數字系統設計流程
3．1．3 QuartusII13．0EDA軟件特點(diǎn)
3．2 QuartusIl13．0軟件安裝
3．3 QuartusIIEDA軟件設計過(guò)程
3．4 QuartusIl設計輸入
3．4．1 創(chuàng )建新工程
3．4．2 建立原理圖編輯文件
3．4．3 建立文本編輯文件
3．4．4 建立存儲器編輯文件
3．4．5 設計實(shí)例
3．5 設計項目的編譯
3．5．1 項目綜合
3．5．2 QuartusII編譯器選項設置
3．5．3 引腳分配
3．5．4 項目編譯結果分析
3．6 設計項目的仿真驗證
3．6．1 Modelsim軟件架構
3．6．2 Modelsim軟件應用
3．7 TimeQuest時(shí)序分析
3．7．1 時(shí)序分析基本參數
3．7．2 時(shí)序分析基本步驟
3．7．3 查看時(shí)序分析報告
3．8 器件編程

第4章 Qsys系統開(kāi)發(fā)工具
4．1 Qsys簡(jiǎn)介
4．1．1 SoPC技術(shù)簡(jiǎn)介
4．1．2 Qsys與SoPC開(kāi)發(fā)
4．1．3 Qsys的功能特點(diǎn)
4．1．4 Qsys的優(yōu)點(diǎn)
4．2 Qsys設計流程
4．3 Qsys用戶(hù)界面
4．3．1 系統元件頁(yè)
4．3．2 系統從屬頁(yè)
4．3．3 系統選項頁(yè)
4．3．4 Qsys菜單命令
4．4 Qsys用戶(hù)自定制元件
4．4．1 Qsys組件構成
4．4．2 Qsys組件編輯器
4．4．3 自定義組件實(shí)例1——DDS信號產(chǎn)生模塊
4．4．4 自定義組件實(shí)例2——以太網(wǎng)控制器W5300控制

第5章 Nios II EDS嵌入式處理器設計
5．1 Nios II嵌入式處理器簡(jiǎn)介
5．1．1 **代Nios嵌入式處理器
5．1．2 第二代Nios嵌入式處理器
5．1．3 可配置的軟核嵌入式處理器的優(yōu)勢
5．2 Nios II嵌入式處理器軟硬件開(kāi)發(fā)流程簡(jiǎn)介
5．2．1 硬件開(kāi)發(fā)流程
5．2．2 軟件設計流程
5．2．3 軟件設計實(shí)例
5．3 HAL系統庫
5．3．1 HAL系統庫簡(jiǎn)介
5．3．2 使用HAL開(kāi)發(fā)程序
5．4 Nios II EDS開(kāi)發(fā)實(shí)例
5．4．1 系統軟硬件需求分析
5．4．2 系統硬件設計
5．4．3 系統軟件設計

第6章 基于Qsys的HPS模型設計
6．1 Cyclone V SoC和mlTia V SoC子系統介紹
6．1．1 SoC的CPU部分簡(jiǎn)介
6．1．2 SoC的DSP部分（NEON和FPU）簡(jiǎn)介
6．2 嵌入式SoC FPGA軟硬件開(kāi)發(fā)流程
6．2．1 建立HPS硬件系統模型
6．2．2 生成Preloader鏡像文件
6．2．3 生成設備樹(shù)（Device Tree）
6．2．4 設備樹(shù)DTB（Device Tree Blob）檢查

第7章 基于SoC EDS的嵌入式系統設計
7．1 SoC EDS簡(jiǎn)介
7．1．1 SoC EDS嵌入式系統設計套件
7．1．2 SoC EDS安裝
7．2 DS-5設計輸入
7．2．1 創(chuàng )建C／C++工程
7．2．2 創(chuàng )建Makefile項目
7．2．3 導入工程
7．2．4 創(chuàng )建源文件
7．3 設計項目的編譯
7．3．1 ARM編譯器和GNU編譯器簡(jiǎn)介
7．3．2 DS-5編譯器及其選項設置
7．4 設計項目的調試
7．4．1 調試配置（Debug Configuration）
7．4．2 調試視圖（Debug Views）
7．5 基于A(yíng)RM編譯器的裸機實(shí)例
7．5．1 創(chuàng )建ARMCC項目
7．5．2 建立項目文件
7．5．3 項目編譯
5．4．設計項目的調試
7．6 基于GNU編譯器的裸機實(shí)例
7．6．1 創(chuàng )建GNu項目
7．6．2 創(chuàng )建項目文件
7．6．3 跟蹤調試
7．7 ARM Streamline硬件性能分析器
7．7．1 ARM Streamline的基本特點(diǎn)
7．7．2 設置ARM Linux目標機
7．7．3 設置捕捉選項和配置計數器
7．7．4 Live視圖
7．7．5 Timeline視圖
7．7．6 Streamline的其他視圖

第8章 基于A(yíng)RM SoC FPGA的DSP設計
8．1 NEON和通用DSP的性能對比
8．2 Bare-metal下對NEON和FPU的支持及優(yōu)化
8．3 NEON的語(yǔ)法特征
8．4 DSP開(kāi)發(fā)實(shí)例
8．4．1 基本的DSP處理模塊
8．4．2 浮點(diǎn)向量運算
8．4．3 矩陣運算
8．4．4 FFT算法實(shí)現
8．4．5 FIR算法實(shí)現
8．4．6 IIR算法實(shí)現

第9章 OpenCL入門(mén)與應用
9．1 OpenCL簡(jiǎn)介
9．2 構建OpenCL環(huán)境
9．3 基于OpenCL的實(shí)例編譯測試
9．4 OpenCL參考資料說(shuō)明