計算機組成原理/普通高等職業(yè)教育“十二五”規劃教材簡(jiǎn)介，目錄書(shū)摘

第1章計算機概述

1.1計算機的發(fā)展狀況

1.1.1計算機的發(fā)展

1.1.2微型計算機的發(fā)展歷史

1.1.3計算機的發(fā)展趨勢

1.2計算機系統的組成

1.2.1計算機系統概述

1.2.2計算機的硬件系統

1.2.3計算機的軟件系統

1.3計算機的特點(diǎn)和主要性能指標

1.3.1計算機的特點(diǎn)

1.3.2計算機的性能指標

小結

習題1

第2章計算機中信息的編碼

2.1用數字信號表示信息

2.2進(jìn)位計數制及其相互轉換

2.2.1計數制

2.2.2常用計數制間的相互轉換

2.3數值數據的編碼

2.3.1機器數

2.3.2定點(diǎn)數的原碼、補碼、反碼

2.3.3定點(diǎn)數和浮點(diǎn)數

2.4非數值型數據的編碼

2.4.1字符編碼

2.4.2漢字編碼

2.5數據校驗與糾錯

2.5.1奇偶校驗碼

2.5.2海明碼

小結

習題2

第3章運算方法和運算器

3.1數字邏輯基礎

3.1.1半導體技術(shù)與邏輯器件的概念

3.1.2邏輯代數基本運算

3.1.3邏輯門(mén)的實(shí)現

3.1.4組合邏輯電路

3.1.5時(shí)序邏輯電路

3.2機器數的加減運算及其實(shí)現

3.2.1原碼加法

3.2.2補碼加法

3.2.3減法運算

3.2.4補碼加減運算線(xiàn)路的實(shí)現

3.3定點(diǎn)乘法及其實(shí)現

3.3.1定點(diǎn)原碼一位乘法

3.3.2定點(diǎn)補碼一位乘法

3.3.3定點(diǎn)原碼兩位乘法

3.3.4定點(diǎn)補碼兩位乘法

3.4定點(diǎn)除法及其實(shí)現

3.4.1定點(diǎn)原碼除法

3.4.2定點(diǎn)補碼除法

3.5浮點(diǎn)數的算術(shù)運算

3.5.1浮點(diǎn)數的補碼加法運算

3.5.2浮點(diǎn)數的乘法和除法運算

3.6運算器的組成和結構

3.6.1算術(shù)邏輯單元ALU

3.6.2通用寄存器組和狀態(tài)寄存器

3.6.3數據通路

3.6.4運算器的基本結構

3.6.5運算器組成實(shí)例

3.7浮點(diǎn)運算器

3.7.1浮點(diǎn)運算器的結構

3.7.280387的主要性能

3.7.380387的硬件特性

3.7.4協(xié)處理器的工作方式

小結

習題3

第4章計算機的指令系統

4.1機器指令

4.1.1指令格式

4.1.2指令操作碼的編碼格式

4.1.3指令字長(cháng)度與機器字長(cháng)的關(guān)系

4.1.4指令助記符

4.2指令和數據的尋址方式

4.2.1尋址方式和有效地址的概念

4.2.2數據尋址的基本尋址方式

4.2.3COP2000模型機的尋址方式

4.3指令的種類(lèi)

4.3.1數據傳送類(lèi)指令

4.3.2算術(shù)邏輯運算類(lèi)指令

4.3.3字符串處理指令

4.3.4輸入/輸出(I/O)指令

4.3.5特權指令和陷阱指令

4.3.6轉移指令

4.3.7子程序調用指令

4.3.8處理器控制指令

4.4指令的執行方式

4.4.1順序執行方式

4.4.2重疊執行方式

4.4.3流水線(xiàn)執行方式

4.4.4指令運行的基本過(guò)程

4.5精簡(jiǎn)指令計算機(RISC)的指令系統

4.5.1RISC的由來(lái)與發(fā)展

4.5.2RISC的特點(diǎn)

4.5.3RISC基本技術(shù)

小結

習題4

第5章中央處理器

5.1中央處理器的功能及組成

5.1.1CPU的功能

5.1.2CPU的基本組成

5.1.3CPU中的寄存器

5.2指令周期

5.2.1指令周期的基本概念

5.2.2CLA指令的指令周期

5.2.3ADD指令的指令周期

5.2.4STA指令的指令周期

5.2.5NOP指令和JMP指令的指令周期

5.3組合邏輯控制器

5.3.1組合邏輯控制器的基本組成與實(shí)現方式

5.3.2COP2000模型機的CPU

5.4微程序控制器

5.4.1微命令和微操作

5.4.2微指令和微程序

5.4.3微程序控制器的組成

5.4.4微指令結構

5.5流水線(xiàn)處理器

5.5.1流水線(xiàn)CPU

5.5.2流水線(xiàn)分類(lèi)

5.5.3流水線(xiàn)中的相關(guān)問(wèn)題

5.6RISC硬件結構

5.6.1RISC的特點(diǎn)

5.6.2RISC機器

5.6.3RISC CPU

5.7CPU的新技術(shù)

5.7.1SIMD技術(shù)

5.7.2超線(xiàn)程技術(shù)

5.7.3多媒體技術(shù)

小結

習題5

第6章存 儲 系 統

6.1存儲器概述

6.1.1存儲器的概念

6.1.2存儲器的分類(lèi)

6.1.3存儲器的層次結構

6.2主存儲器

6.2.1主存儲器的性能技術(shù)指標

6.2.2隨機存儲器

6.2.3只讀存儲器

6.3CPU與存儲器的連接

6.3.1CPU與存儲器連接應注意的問(wèn)題

6.3.2存儲器片選信號的產(chǎn)生方式和譯碼電路

6.3.3CPU與存儲器的連接

6.4高速緩沖存儲器Cache

6.4.1Cache的結構及工作原理

6.4.2高速緩沖器的組織與管理

6.5虛擬存儲器

6.5.1存儲器的管理

6.5.2虛擬存儲器概述

6.5.3頁(yè)式虛擬存儲器

6.5.4段式虛擬存儲器

6.5.5段頁(yè)式虛擬存儲器

小結

習題6

第7章系 統 總 線(xiàn)

7.1系統概述

7.1.1總線(xiàn)概念

7.1.2總線(xiàn)結構

7.1.3總線(xiàn)的分類(lèi)和性能指標

7.2總線(xiàn)控制

7.2.1集中式仲裁方式

7.2.2分布式仲裁方式

7.3總線(xiàn)通信

7.3.1同步通信

7.3.2異步通信

7.3.3半同步方式

7.4系統總線(xiàn)標準

7.4.1系統總線(xiàn)概述

7.4.2常見(jiàn)的系統總線(xiàn)標準

7.5總線(xiàn)新技術(shù)

小結

習題7

第8章輸入/輸出與中斷系統

8.1I/O系統概述

8.1.1I/O系統的功能與組成

8.1.2輸入/輸出設備的尋址方式

8.1.3輸入/輸出數據傳送控制方式

8.2程序查詢(xún)輸入/輸出方式

8.2.1程序查詢(xún)輸入/輸出方式的接口

8.2.2程序查詢(xún)輸入/輸出方式的工作過(guò)程

8.3程序中斷輸入/輸出方式

8.3.1中斷的基本概念

8.3.2中斷方式的接口

8.3.3中斷的響應和處理

8.3.4多級中斷

8.4Intel 8259A可編程中斷控制器

8.4.18259A的引腳和內部結構

8.4.28259A工作過(guò)程

8.4.38259A工作方式

8.4.48259A初始化命令字和操作方式命令字

8.5中斷程序舉例

8.5.1IBMPC/XT的中斷控制邏輯

8.5.2IBMPC/XT對8259A的初始化

8.5.3IBMPC/AT的中斷控制邏輯

8.5.4IBMPC/AT對8259A的初始化

8.6DMA方式

8.6.1DMA概述

8.6.2DMA控制器Intel 8237A

小結

習題8

第9章外 圍 設 備

9.1概述

9.2輔助存儲設備

9.2.1磁存儲技術(shù)

9.2.2硬磁盤(pán)存儲器

9.2.3磁盤(pán)陣列存儲器

9.2.4光盤(pán)存儲器

9.3輸入設備

9.3.1鍵盤(pán)

9.3.2鼠標

9.3.3掃描儀

9.3.4觸摸屏

9.3.5數碼相機

9.4輸出設備

9.4.1顯示器

9.4.2打印機

9.4.3其他輸出設備

小結

習題9

附錄A實(shí)驗

A.1COP2000簡(jiǎn)介

A.1.1COP2000的硬件特點(diǎn)

A.1.2COP2000的硬件組成

A.2COP2000模塊分部實(shí)

A.2.1運算器驗證實(shí)驗

A.2.2存儲器實(shí)驗

A.2.3微程序控制器實(shí)驗

A.2.4中斷控制器驗證實(shí)驗

A.2.5模型機與機器指令執行實(shí)驗

附錄B習題參考答案

參考文獻