專(zhuān)用集成電路設計實(shí)用教程（第2版）簡(jiǎn)介，目錄書(shū)摘

內容簡(jiǎn)介:　　《專(zhuān)用集成電路設計實(shí)用教程（第2版）》講究實(shí)用性，希望其中的內容能幫助ASIC設計工程師清楚明了IC設計的基本概念，IC設計的流程，邏輯綜合的基本概念和設計方法，解決進(jìn)行IC設計時(shí)和工具使用時(shí)所遇到的問(wèn)題。
　　《專(zhuān)用集成電路設計實(shí)用教程（第2版）》共分九章，第一章概述IC設計的趨勢和流程；第二章介紹用RTL代碼進(jìn)行電路的高級設計和數字電路的邏輯綜合；第三章陳述了IC系統的層次化設計和模塊劃分；第四章詳細地說(shuō)明如何設置電路的設計目標和約束；第五章介紹綜合庫和靜態(tài)時(shí)序分析；第六章深入地闡述了電路的優(yōu)化和優(yōu)化策略；第七章陳述物理綜合和簡(jiǎn)介邏輯綜合的拓撲技術(shù)；第八章介紹可測性設計；第九章介紹低功耗設計和分析。
　　本書(shū)的主要對象是IC設計工程師，幫助他們解決IC設計和綜合過(guò)程中遇到的實(shí)際問(wèn)題。也可作為高等院校相關(guān)專(zhuān)業(yè)的高年級學(xué)生和研究生的參考書(shū)。

目錄:第一章 集成電路設計概論
1．1 摩爾定律
1．2 集成電路系統的組成
1．3 集成電路的設計流程

第二章 數字電路的高級設計和邏輯綜合
2．1 RTL硬件描述語(yǔ)言設計
2．1．1 行為級硬件描述語(yǔ)言（Behavloral Level HDL）
2．1．2 寄存器傳輸級硬件描述語(yǔ)言（RTLHDL）
2．1．3 結構化硬件描述語(yǔ)言（Structurce HDL）
2．2 邏輯綜合（Logle：synthesis）
2．2．1 邏輯綜合的基本步驟
2．2．2 綜合工具Design Compller
2．2．3 目標庫和初始環(huán)境設置

第三章 系統的層次化設計和模塊劃分
3．1 設計組成及DC-Tcl
3．1．1 設計物體（Desigil Object）
3．1．2 DC-TCI簡(jiǎn)介
3．2 層次（Hierarchy）結構和模塊劃分（Partition）及修改
3．2．1 層次結構的概念
3．2．2 模塊的劃分
3．2．3 模塊劃分的修改

第四章 電路的設計目標和約束
4．1 設計的時(shí)序約束
4．1．1 同步（Synchronous）電路和異步（Ashrnchronous）電路
4．1．2 亞穩態(tài)（Metastability）
4．1．3 單時(shí)鐘同步設計的時(shí)序約束
4．1．4 設計環(huán)境的約束
4．1．5 多時(shí)鐘同步設計的時(shí)序約束
4．1．6 異步設計的時(shí)序約束
4．1．7 保持時(shí)間（Hold Time）
4．2 復雜時(shí)序約束
4．2．1 多時(shí)鐘周期（Multi-Cycle）的時(shí)序約束
4．2．2 門(mén)控時(shí)鐘的約束
4．2．3 分頻電路和多路傳輸電路的時(shí)鐘約束
4．3 面積約束

第五章 綜合庫和靜態(tài)時(shí)序分析
5．1 綜合庫和設計規則
5．1．1 綜合庫
5．1．2 設計規則
5．2 靜態(tài)時(shí)序分析
5．2．1 時(shí)序路徑和分組
5．2．2 時(shí)間路徑的延遲
5．2．3 時(shí)序報告和時(shí)序問(wèn)題的診斷

第六章 電路優(yōu)化和優(yōu)化簧略
6．1 電路優(yōu)化
6．1．1 Syrlopsys的知識產(chǎn)權庫DesignWare
6．1．2 電路優(yōu)化的三個(gè)階段
6．2 優(yōu)化策略
6．2．1 編輯策略
6．2．2 自動(dòng)芯片綜合（Automated chip Syrlthesis）
6．3 網(wǎng)表的生成格式及后處理

第七章 物理綜合
7．1 邏輯綜合（Logic Synthesis）遇到的問(wèn)題
7．2 物理綜合（Physical synthesis）的基本流程
7．3 邏輯綜合的拓撲技術(shù)（Topographical Technology）

第八章 可測試性設計
8．1 生產(chǎn)測試簡(jiǎn)介
8．2 可測試性設計
8．2．1 物理瑕疵和故障模型
8．2．2 D算法（Dalgorithm）
8．3 測試協(xié)議（Test Protocol）
8．4 測試的設計規則
8．4．1 可測試性設計中的時(shí)鐘信號
8．4．2 三態(tài)總線(xiàn)和雙向端口的測試
8．5 門(mén)級網(wǎng)表可測試問(wèn)題的自動(dòng)修正
8．6 掃描鏈的插入
8．7 可測試設計的輸出和流程
8．8 自適應性?huà)呙鑹嚎s技術(shù)

第九章 低功耗設計和分析
9．1 工藝庫的功耗模型
9．2 功耗的分析
9．3 低功耗電路的設計和優(yōu)化
9．3．1 門(mén)控時(shí)鐘電路
9．3．2 操作數分離
9．3．3 門(mén)級電路的功耗優(yōu)化
9．3．4 多個(gè)供電電壓（Multi-VDD）
9．3．5 電源門(mén)控
參考文獻