XILINX大學(xué)合作計劃指定教材：基于FPGA的數字系統設計簡(jiǎn)介，目錄書(shū)摘
2019-10-31 11:14
來(lái)源：京東
作者：京東
XILINX大學(xué)合作計劃指定教材：基于FPGA的數字系統設計
暫無(wú)報價(jià)
20+評論
96%好評
編輯推薦:
內容簡(jiǎn)介: 《基于FPGA的數字系統設計》介紹了可編程邏輯器件的內容結構和工作原理、用于數字系統設計的硬件描述語(yǔ)言Verilog-HDL、Spartan-3E實(shí)驗開(kāi)發(fā)板以及可編程邏輯器件的開(kāi)發(fā)系統ISE8.2的使用方法，同時(shí)介紹了實(shí)現具有一定實(shí)際應用價(jià)值的數字系統的設計方法和實(shí)例。
《基于FPGA的數字系統設計》可以作為從事電子產(chǎn)品開(kāi)發(fā)和生產(chǎn)的工程技術(shù)人員學(xué)習可編程集成電路原理和應用的技術(shù)參考書(shū)，也可以作為大專(zhuān)院校電子工程類(lèi)專(zhuān)業(yè)開(kāi)設實(shí)驗和數字系統設計課程的教學(xué)參考書(shū)。
《基于FPGA的數字系統設計》可以作為從事電子產(chǎn)品開(kāi)發(fā)和生產(chǎn)的工程技術(shù)人員學(xué)習可編程集成電路原理和應用的技術(shù)參考書(shū)，也可以作為大專(zhuān)院校電子工程類(lèi)專(zhuān)業(yè)開(kāi)設實(shí)驗和數字系統設計課程的教學(xué)參考書(shū)。
作者簡(jiǎn)介:
目錄:第1章 可編程邏輯器件
1.1 可編程邏輯器件概述
1.2 低密度PLD
1.3 高密度PLD
1.3.1 XC9500在系統可編程邏輯器件系列
1.3.2 CooIRunner-II可編程邏輯器件系列
1.3.3 Spartan可編程邏輯器件系列
1.3.4 Spartan-II可編程邏輯器件系列
1.3.5 Spartan-3E可編程邏輯器件系列
1.3.6 Virtex-II可編程邏輯件系列
1.4 CPLD和FPGA
1.5 基于可編程邏輯器件的數字系統的設計流程
1.6 可編程邏輯器件的發(fā)展趨勢
第2章 Verilog-HDL語(yǔ)言
2.1 模塊的結構
2.2 數據類(lèi)型
2.2.1 常量的數據類(lèi)型
2.2.2 常用數據類(lèi)型
2.3 運算符和表達式
2.4 語(yǔ)句
2.4.1 賦值語(yǔ)句
2.4.2 條件語(yǔ)句
2.4.3 循環(huán)語(yǔ)句
2.4.4 結構說(shuō)明語(yǔ)句
2.4.5 塊語(yǔ)句
2.4.6 語(yǔ)句順序執行和并行執行
2.4.7 編譯預處理
2.5 基本邏輯電路的設計
2.6 算法狀態(tài)機圖ASM
2.7 層次化設計
2.8 流水線(xiàn)技術(shù)
2.9 測試程序設計
第3章 ISE8.2i開(kāi)發(fā)系統
3.1 設計流程
3.2 工程管理用戶(hù)界面
3.3 Verilog-HDL的輸入方法
3.3.1 創(chuàng )建一個(gè)新的工程項目
3.3.2 輸入Verilog-HDL程序
3.3.3 利用語(yǔ)言參考模板編寫(xiě)程序
3.3.4 語(yǔ)法檢查
3.3.5 邏輯功能仿真
3.3.6 綜合
3.3.7 添加芯片管腳約束文件
3.3.8 設計的實(shí)現
3.3.9 配置FPGA
3.4 基于電路原理圖輸入的設計方法
3.4.1 創(chuàng )建一個(gè)新的工程項目
3.4.2 輸入電路原理圖
3.5 用狀態(tài)轉換圖描述狀態(tài)機
3.6 硬件描述語(yǔ)言和電路原理圖混合輸入方式
3.6.1 辦理入模塊count4的VHDL程序并生成電路符號
3.6.2 設計頂層電路原理圖
3.6.3 設計的實(shí)現
第4章 Spartan-3E實(shí)驗開(kāi)發(fā)板
4.1 實(shí)驗開(kāi)發(fā)板的主要電路資源
4.2 實(shí)驗開(kāi)發(fā)板上的開(kāi)關(guān)、發(fā)光二極管和按鍵
4.3 液晶顯示屏
4.3.1 液晶顯示屏控制芯片
4.3.2 液晶顯示屏控制芯片的控制字
4.3.3 液晶顯求屏控制芯片的工作時(shí)序
4.4 VGA顯示接口
4.5 RS-232串行接口
4.6 PS/2鍵盤(pán)接口
4.7 數/模轉換電路
4.8 模/數轉換電路
4.9 CPLD芯片XC2C64A
4.10 存儲器電路
第5章 設計實(shí)例
5.1 控制發(fā)光二極管循環(huán)發(fā)光
5.2 旋轉開(kāi)關(guān)控制發(fā)光二極管輪流發(fā)光
5.3 控制液晶顯示屏顯示字符
5.4 電子數字鐘
5.5 運動(dòng)計時(shí)器
5.6 液晶顯示屏顯示PS/2鍵盤(pán)的鍵值
5.7 通過(guò)RS-232異步串行通信接口實(shí)現FPGA與計算機的通信
附錄 Spartan-3E實(shí)驗板 XC3S500E-4FG320C的I/O管腳定義和屬性
參考文獻
1.1 可編程邏輯器件概述
1.2 低密度PLD
1.3 高密度PLD
1.3.1 XC9500在系統可編程邏輯器件系列
1.3.2 CooIRunner-II可編程邏輯器件系列
1.3.3 Spartan可編程邏輯器件系列
1.3.4 Spartan-II可編程邏輯器件系列
1.3.5 Spartan-3E可編程邏輯器件系列
1.3.6 Virtex-II可編程邏輯件系列
1.4 CPLD和FPGA
1.5 基于可編程邏輯器件的數字系統的設計流程
1.6 可編程邏輯器件的發(fā)展趨勢
第2章 Verilog-HDL語(yǔ)言
2.1 模塊的結構
2.2 數據類(lèi)型
2.2.1 常量的數據類(lèi)型
2.2.2 常用數據類(lèi)型
2.3 運算符和表達式
2.4 語(yǔ)句
2.4.1 賦值語(yǔ)句
2.4.2 條件語(yǔ)句
2.4.3 循環(huán)語(yǔ)句
2.4.4 結構說(shuō)明語(yǔ)句
2.4.5 塊語(yǔ)句
2.4.6 語(yǔ)句順序執行和并行執行
2.4.7 編譯預處理
2.5 基本邏輯電路的設計
2.6 算法狀態(tài)機圖ASM
2.7 層次化設計
2.8 流水線(xiàn)技術(shù)
2.9 測試程序設計
第3章 ISE8.2i開(kāi)發(fā)系統
3.1 設計流程
3.2 工程管理用戶(hù)界面
3.3 Verilog-HDL的輸入方法
3.3.1 創(chuàng )建一個(gè)新的工程項目
3.3.2 輸入Verilog-HDL程序
3.3.3 利用語(yǔ)言參考模板編寫(xiě)程序
3.3.4 語(yǔ)法檢查
3.3.5 邏輯功能仿真
3.3.6 綜合
3.3.7 添加芯片管腳約束文件
3.3.8 設計的實(shí)現
3.3.9 配置FPGA
3.4 基于電路原理圖輸入的設計方法
3.4.1 創(chuàng )建一個(gè)新的工程項目
3.4.2 輸入電路原理圖
3.5 用狀態(tài)轉換圖描述狀態(tài)機
3.6 硬件描述語(yǔ)言和電路原理圖混合輸入方式
3.6.1 辦理入模塊count4的VHDL程序并生成電路符號
3.6.2 設計頂層電路原理圖
3.6.3 設計的實(shí)現
第4章 Spartan-3E實(shí)驗開(kāi)發(fā)板
4.1 實(shí)驗開(kāi)發(fā)板的主要電路資源
4.2 實(shí)驗開(kāi)發(fā)板上的開(kāi)關(guān)、發(fā)光二極管和按鍵
4.3 液晶顯示屏
4.3.1 液晶顯示屏控制芯片
4.3.2 液晶顯示屏控制芯片的控制字
4.3.3 液晶顯求屏控制芯片的工作時(shí)序
4.4 VGA顯示接口
4.5 RS-232串行接口
4.6 PS/2鍵盤(pán)接口
4.7 數/模轉換電路
4.8 模/數轉換電路
4.9 CPLD芯片XC2C64A
4.10 存儲器電路
第5章 設計實(shí)例
5.1 控制發(fā)光二極管循環(huán)發(fā)光
5.2 旋轉開(kāi)關(guān)控制發(fā)光二極管輪流發(fā)光
5.3 控制液晶顯示屏顯示字符
5.4 電子數字鐘
5.5 運動(dòng)計時(shí)器
5.6 液晶顯示屏顯示PS/2鍵盤(pán)的鍵值
5.7 通過(guò)RS-232異步串行通信接口實(shí)現FPGA與計算機的通信
附錄 Spartan-3E實(shí)驗板 XC3S500E-4FG320C的I/O管腳定義和屬性
參考文獻
相關(guān)商品
熱門(mén)推薦文章
相關(guān)優(yōu)評榜
1
杰士派
相關(guān)排行榜
相關(guān)產(chǎn)品
2
保定電腦城
3
機工出版建筑
8
高等宜紅
9
11.11啤酒
10
羽揚
11
兒童行為觀(guān)察
14
電子科技書(shū)刊
15
人事管理學(xué)
16
7教育綜合333
19
現代管理心理學(xué)
20
建筑構造楊維菊
21
京公網(wǎng)安備 11000002000088號
